[发明专利]一种具有双FLASH混合数据并行存储和纠错功能的存储装置

说明书

本发明公开了一种具有双FLASH混合数据存储并行存储和纠错功能的存储装置以及相应的存储读取方法，涉及高速数据采集与存储领域。包括硬件部分及软件部分。硬件部分包括电源板和主控板，电源板由EMI滤波器和DC/DC电源模块构成，DC/DC电源模块将电压输入主控板的电源转换芯片；电源转换芯片将5V电压转换成系统所需电压，主控板内设有两个网络变压器、两个千兆网PHY、两个LTM2881‑3、FPGA芯片、EEPROM以及FLASH阵列；软件部分为FPGA芯片中的控制逻辑程序，包括存储和读取过程。本发明可以对多种速率、多种数据源的海量数据同时进行高速数据存储，而不会丢失数据，降低了整体存储误码率而且可以灵活修改千兆以太网的IP地址和端口号，为现有的数据存储提供了极大的方便。

技术领域

本发明涉及高速数据采集与存储领域，具体为一种具有双FLASH混合数据并行存储和纠错功能的存储装置。

背景技术

随着图像传感器技术的发展，图像传感器采集回来的图像越来越清晰，因而单位时间内产生的数据量也越来越多，如何实时存储采集回来的海量图像数据仍是近年来许多研究机构研究的热点之一。FLASH存储由于其具有速度快、非易失、耐高低温、抗冲击和成本低的特点被广泛应用于军事和民用领域中海量图像数据的存储。

现有技术无法对速率不同的多种数据源的海量数据同时进行高速数据存储、数据源的最后部分数据会丢失、整体存储误码率较高且无法灵活修改千兆以太网的IP地址和端口号。所以需要改进现有的存储装置，以解决上述问题。

发明内容

本发明为了解决现有技术中无法对速率不同的多种数据源的海量数据同时进行高速数据存储、数据源的最后部分数据会丢失、整体存储误码率较高且无法灵活修改千兆以太网的IP地址和端口号问题，提供了一种具有双FLASH混合数据并行存储和纠错功能的存储装置。

本发明是通过如下技术方案来实现的：一种具有双FLASH混合数据并行存储和纠错功能的存储装置，包括硬件部分及软件部分。所述硬件部分包括电源板和主控板，所述电源板的输入电压为28V，所述电源板由EMI滤波器和DC/DC电源模块构成，28V供电电压通过EMI滤波器与DC/DC电源模块连接，所述EMI滤波器用来抑制电磁干扰，所述DC/DC电源模块将28V电压转换为5V电压，并输入主控板的电源转换芯片；所述电源转换芯片将5V电压转换成系统所需的3.3V、1.2V和2.5V电压，所述主控板内设有两个网络变压器、两个千兆网PHY、两个LTM2881-3、FPGA芯片、EEPROM以及FLASH阵列，两个网络变压器分别为网络变压器Ⅰ和网络变压器Ⅱ，两个千兆网PHY分别为千兆网PHYⅠ和千兆网PHYⅡ，两个LTM2881-3分别为LTM2881-3Ⅰ和LTM2881-3Ⅱ，所述FLASH阵列包括两个FLASH存储器、分别为FLASHⅠ和FLASHⅡ，所述网络变压器Ⅰ及千兆网PHYⅠ相连接，用于接收千兆以太网接口数据，且将数据传输至FPGA芯片，所述LTM2881-3Ⅰ由FPGA芯片控制、采用RS485协议用来接收数据存储装置发来的低速PCM数据，LTM2881-3Ⅱ由FPGA芯片控制、采用RS422协议用来实现配置参数的输入和存储装置系统状态的输出；EEPROM与FPGA芯片连接、用于存储千兆网PHY1的IP地址和端口号；FLASH阵列用来存储千兆网数据和PCM数据，网络变压器Ⅱ和千兆网PHYⅡ由FPGA芯片控制、将FLASH阵列中的数据回读到计算机中。所述软件部分为FPGA芯片中的控制逻辑程序，具体如下：千兆网口接收的数据在数据划分模块Ⅰ中以1KByte为单位加上帧计数和帧标志，将数据划分为网口数据Ⅰ和网口数据Ⅱ；RS485接口接收的数据在数据划分模块中Ⅱ以1KByte为单位加上帧计数和帧标志，将数据划分为485数据Ⅰ和485数据Ⅱ；网口数据Ⅰ和485数据Ⅰ通过数据合并模块Ⅰ选择数据，将存入FLASHⅠ中，网口数据Ⅱ和485数据Ⅱ通过数据合并模块Ⅱ选择数据，将存入FLASHⅡ中，所述数据合并模块Ⅰ和数据合并模块Ⅱ内设置有字节数判断程序，首先数据合并模块Ⅰ判断千兆以太网口发送过来的数据是否达到了规定的字节数，若达到了，则将数据传输到FIFO存储器中，准备写入FLASHⅠ；若没有达到规定的字节数，则判断RS485接口发送过来的数据是否达到了规定的字节数，若达到了，则将数据传输到FIFO存储器中，准备写入FLASHⅠ；若都没有达到，则继续判断千兆以太网口端的数据，依次判断与发送，直到FLASHⅠ写入数据结束；同理，数据合并模块Ⅱ也以相同的方法向FLASHⅡ中存储数据；从数据合并模块Ⅰ和数据合并模块Ⅱ后的FIFO存储器出来的数据在存入FLASHⅠ/Ⅱ的过程中经过编码模块进行汉明码或者BCH编码，然后将这些汉明码或者BCH码编码数据存储到FLASHⅠ/Ⅱ中；在读取数据的过程中，在编码模块产生汉明码或者BCH码编码数据，然后在解码模块中将存储在FLASHⅠ/Ⅱ中的汉明码或者BCH码编码数据与对比就可以确定一组数据中有具体哪个数据的哪位发送了错误；纠错模块负责将前边的FIFO存储器中的数据纠错传输到后边的FIFO存储器中，FLASHⅠ和FLASHⅡ的数据读出来经过纠错后，进入数据合并模块Ⅲ，在数据合并模块Ⅲ中，FLASH的数据以依次交替进入网口数据发送模块，最后经过千兆以太网接口将数据传出。