[发明专利]半导体器件以及制造半导体结构的方法

说明书

一种半导体器件，包括：第一S/D布置，包括：对应有源区的具有硅化物夹置结构的硅化物夹置部分；对应金属至漏极/源极(MD)接触结构的第一部分；第一通孔至MD(VD)结构；以及第一掩埋通孔至源极/漏极(BVD)结构；栅极结构，位于该对应有源区的沟道部分上方；以及第二S/D布置，包括：该对应有源区的第一掺杂部分；以及至少各项以下中的一个：上接触布置，包括：位于该第一掺杂部分上方的第一硅化物层，该对应MD接触结构的第二部分；以及第二VD结构；或下接触布置，包括：位于该第一掺杂部分下方的第二硅化物层，和第二BVD结构。本申请的实施例还涉及制造半导体结构的方法。

技术领域

本申请的实施例涉及半导体器件以及制造半导体结构的方法。

背景技术

集成电路(“IC”)包括一个或多个半导体器件。表示半导体器件的一种方式是借助于称为布局图的平面图。布局图是在设计规则的上下文中生成的。设计规则的集合对布局图中的对应图案的放置施加了约束，例如地理/空间约束、连通性约束等。通常，设计规则的集合包括与相邻或邻接单元中的图案之间的间隔和其他相互作用有关的设计规则的子集，其中，图案表示金属化层中的导体。

通常，设计规则的集合特定于过程/技术节点，通过该规则将基于布局图制造半导体器件。设计规则集补偿了对应过程/技术节点的可变性。这种补偿增加了由布局图生成的实际半导体器件将成为该布局图所基于的伪器件的可接受的对应物的可能性。

发明内容

根据本发明实施例的一个方面，提供了一种半导体器件，包括：第一源极/漏极(S/D)布置，包括：对应有源区的具有硅化物夹置结构的硅化物夹置部分；对应金属至漏极/源极(MD)接触结构的位于硅化物夹置部分上方并与硅化物夹置部分电耦合的第一部分；第一通孔至MD(VD)结构，位于第一MD接触结构上方并与第一MD接触结构电耦合；以及第一掩埋通孔至源极/漏极(BVD)结构，位于硅化物夹置部分下方并与硅化物夹置部分电耦合；栅极结构，位于对应有源区的沟道部分上方并与对应有源区的沟道部分场耦合；以及第二S/D布置，包括：对应有源区的第一掺杂部分，沟道部分位于第一掺杂部分与硅化物夹置部分之间；以及至少各项以下中的一个：上接触布置，包括：第一硅化物层，位于第一掺杂部分上方并与第一掺杂部分电耦合；以及对应MD接触结构的第二部分，位于第一硅化物层上方并与第一硅化物层电耦合；和第二VD结构，位于对应MD接触结构的第二部分上方并与第二部分电耦合；或下接触布置，包括：第二硅化物层，位于第一掺杂部分下方并与第一掺杂部分电耦合；和第二BVD结构，位于第二硅化物层下方并与第二硅化物层电耦合。

根据本发明实施例的另一个方面，提供了一种半导体器件，包括：对应有源区中的第一源极/漏极(S/D)布置，第一S/D布置包括：对应有源区的第一硅化物夹置部分，具有硅化物夹置结构；对应金属至漏极/源极(MD)接触结构的第一部分，位于硅化物夹置部分上方并与硅化物夹置部分电耦合；和第一掩埋通孔至源极/漏极(BVD)结构，位于硅化物夹置部分下方并与硅化物夹置部分电耦合；对应有源区中的第二S/D布置，第二S/D布置包括：对应有源区的第二硅化物夹置部分，具有硅化物夹置结构；对应MD接触结构的第二部分，位于第二硅化物夹置部分上方并与第二硅化物夹置部分电耦合；和第二BVD结构，位于第二硅化物夹置部分下方并与第二硅化物夹置部分电耦合；对应有源区中的第三S/D布置，第三S/D布置包括：对应有源区的第三硅化物夹置部分，具有硅化物夹置结构；对应MD接触结构的第三部分，位于第三硅化物夹置部分上方并与第三硅化物夹置部分电耦合；和第三BVD结构，位于第三硅化物夹置部分下方并与第三硅化物夹置部分电耦合；第一通孔至MD(VD)结构，位于对应MD接触结构的第三部分上方并与第三部分电耦合；以及掩埋导电段，掩埋导电段位于掩埋金属化层中，并位于第二BVD结构和第三BVD结构中的每个下方并且与第二BVD结构和第三BVD结构中的每个电耦合。