[发明专利]一种时钟补偿方法及装置

权利要求书

1.一种时钟补偿方法，其特征在于，应用于网络设备的主控板，所述主控板包括主时钟芯片，所述方法包括：

获取所述主时钟芯片的时间点T，并获取所述主时钟芯片的输出管脚至所述网络设备的输出接口之间的传输时延TX_DELAY；

将所述主时钟芯片的时间点T和所述传输时延TX_DELAY之和，确定为所述主时钟芯片传输至所述网络设备的输出接口的时间点T1；

将所述时间点T1通过所述网络设备的输出接口传输至其他网络设备，以使得所述其他网络设备基于所述时间点T1进行时钟同步。

2.如权利要求1所述的方法，其特征在于，若所述网络设备不存在时间源输入；则获取所述主时钟芯片的时间点T的步骤包括：

将本地系统时间确定为所述主时钟芯片的时间点T；

若所述网络设备存在时间源输入，则获取所述主时钟芯片的时间点T的步骤包括：

获取所述时间源的时间点T’，并确定所述网络设备的输入接口至所述主时钟芯片的输入管脚之间的传输时延RX_DELAY；

将所述时间源的时间点T’和所述传输时延RX_DELAY之和，确定为所述主时钟芯片的时间点T。

3.如权利要求1或2所述的方法，其特征在于，所述网络设备还包括线板卡，所述方法还包括：

确定所述主时钟芯片的输出管脚至所述线板卡的时钟芯片的输入管脚之间的传输时延INNER_DELAY；

基于所述时间点T1和所述传输时延INNER_DELAY对所述线板卡进行时钟同步。

4.如权利要求3所述的方法，其特征在于，基于所述时间点T1和所述传输时延INNER_DELAY对所述线板卡进行时钟同步的步骤包括：

计算所述传输时延INNER_DELAY和所述传输时延TX_DELAY之差值；

判断所述差值是否大于等于0；

若判定所述差值大于等于0，则将所述时间点T1，传输时延TX_DELAY和所述传输时延INNER_DELAY通过所述主时钟芯片的输出管脚传输至所述线板卡的时钟芯片，以使得所述时钟芯片将所述线板卡的时间点设置为T2，其中，T2＝T1-TX_DELAY+INNER_DELAY。

5.如权利要求4所述的方法，其特征在于，所述方法还包括：

若判定所述差值小于0，则通过FPGA对所述时间点T1进行处理，得到时间点T3，其中，T3＝T1-TX_DELAY；

将所述时间点T3和所述传输时延INNER_DELAY传输至所述线板卡的时钟芯片，以使得所述时钟芯片将所述线板卡的时间点设置为T4，其中，T4＝T3+INNER_DELAY。

6.一种时钟补偿装置，其特征在于，应用于网络设备的主控板，所述主控板包括主时钟芯片，所述装置包括：

获取单元，用于获取所述主时钟芯片的时间点T，并获取所述主时钟芯片的输出管脚至所述网络设备的输出接口之间的传输时延TX_DELAY；

确定单元，用于将所述主时钟芯片的时间点T和所述传输时延TX_DELAY之和，确定为所述主时钟芯片传输至所述网络设备的输出接口的时间点T1；

传输单元，用于将所述时间点T1通过所述网络设备的输出接口传输至其他网络设备，以使得所述其他网络设备基于所述时间点T1进行时钟同步。

7.如权利要求6所述的装置，其特征在于，若所述网络设备不存在时间源输入；则获取所述主时钟芯片的时间点T时，所述获取单元具体用于：

将本地系统时间确定为所述主时钟芯片的时间点T；

若所述网络设备存在时间源输入，则获取所述主时钟芯片的时间点T时，所述获取单元具体用于：

获取所述时间源的时间点T’，并确定所述网络设备的输入接口至所述主时钟芯片的输入管脚之间的传输时延RX_DELAY；

将所述时间源的时间点T’和所述传输时延RX_DELAY之和，确定为所述主时钟芯片的时间点T。