[发明专利]一种图像输出控制方法、装置、存储介质及电子装置

说明书

本发明实施例提供了一种图像输出控制方法、装置、存储介质及电子装置，其方法包括：确定多目摄像设备中的每一个图像处理通道的图像处理参数；基于图像处理参数确定每一个图像处理通道的图像处理时长；基于图像处理时长，确定每一个所述图像处理通道对应的传感器输出图像的输出时序；控制传感器按照对应的输出时序输出图像。通过本发明，解决了图像数据处理时延较大的问题，进而达到了提高图像处理效率的效果。

技术领域

本发明实施例涉及通信领域，具体而言，涉及一种图像输出控制方法、装置、存储介质及电子装置。

背景技术

在基于FPGA的多目相机监控领域，FPGA输出相同的驱动信号给所有的图像传感器，使得不同图像传感器之间图像数据输出格式是基本对齐的。随后FPGA同时采集不同图像传感器输出的图像数据，进而将每个通道的图像数据经过不同的图像信号处理(ISP)组合的处理后，最终会将处理后的同一时刻帧的所有通道数据经过图像拼接或视频融合等操作组成一幅画面输出。

为确保在图像拼接或融合操作时，所有通道图像数据是完全对齐的，业界对图像信号处理模块的使用一般采用的一种策略是不同通道的图像信号处理模块组合存在差异(经过不同图像处理模块的处理后，输出节点上是无法保证对齐的)，普遍采用在图像拼接或视频融合等操作前，将经过图像信号处理的所有视频通道数据进行DDR SDRAM存储，进而采用时序对齐模块进行通道间对齐操作。

该方式会导致不同通道时序对齐的视频图像经过不同的图像信号处理模块处理后，输出的视频图像时序是不对齐的。从而需要在图像拼接或视频融合等操作前，将经过图像信号处理的所有视频通道数据进行DDR SDRAM存储，进而采用时序对齐模块进行通道间对齐操作，这样的操作意味着图像拼接或视频融合等操作前数据处理的延迟被加大。

而对于上述问题，目前并未提出有效的方案。

发明内容

本发明实施例提供了一种图像输出控制方法、装置、存储介质及电子装置，以至少解决相关技术中图像数据处理延迟较大的问题。

根据本发明的一个实施例，提供了一种图像输出控制方法，包括：

确定多目摄像设备中的每一个图像处理通道的图像处理参数；

基于所述图像处理参数确定每一个所述图像处理通道的图像处理时长；

基于所述图像处理时长，确定每一个所述图像处理通道对应的传感器输出图像的输出时序；

控制所述传感器按照对应的所述输出时序输出图像。

在一个示例性实施例中，基于所述图像处理参数确定每一个所述图像处理通道的图像处理时长包括：

针对每一个所述图像处理通道，执行如下操作，以确定每一个所述图像处理通道的图像处理时长：

获取所述图像处理通道中包括的各个图像处理模块的图像处理时长；

将各个所述图像处理模块的图像处理时长之和确定为所述图像处理通道的图像处理时长。

在一个示例性实施例中，基于所述图像处理时长，确定每一个所述图像处理通道对应的传感器输出图像的输出时序包括：

确定出多个所述图像处理通道中包括的目标图像处理通道；

以所述目标图像处理通道的图像处理时长为时长基准，确定多个所述图像处理通道中包括的除所述目标图像处理通道之外的其他图像处理通道的图像处理时长相对于所述时长基准的第一差值；

基于所述第一差值确定所述其他图像处理通道对应的其他传感器的图像输出时间与所述目标图像处理通道对应的目标传感器的图像输出时间的第二差值；

基于所述第二差值确定所述其他传感器和所述目标传感器之间输出图像的输出时序。