[发明专利]一种芯片IO引脚自动验证系统及方法

权利要求书

1.一种芯片IO引脚自动验证系统，其特征在于，包括：内置有待检验芯片程序的待测芯片模块及与所述待测芯片模块连接的辅助验证模块；其中，

所述待测芯片模块包含有多个IO引脚，所述辅助验证模块包含有多个辅助引脚，且每个IO引脚分别与一个所述辅助引脚对应连接，且一个IO引脚仅与一个所述辅助引脚对应连接；

所述辅助验证模块，用于获取并根据信号输入指令控制相应的辅助引脚输出第一电平信号，将所述第一电平信号通过相应的辅助引脚传输至所述待测芯片模块的待检验的IO引脚；其中，所述第一电平信号是用于所述待测芯片模块检测其IO引脚是否正常所需的电平信号；

所述待测芯片模块，用于运行所述待检验芯片程序确定待检验的IO引脚，并根据待检验的IO引脚向所述辅助验证模块发送所述信号输入指令，并根据所述待检验的IO引脚接收的电平信号检测所述待检验的IO引脚是否正常。

2.根据权利要求1所述的系统，其特征在于，

所述待测芯片模块包括：内置有待检验芯片程序，且包含有多个IO引脚的待测芯片子模块及与所述待测芯片子模块连接的第一处理器；所述辅助验证模块包括：包含有多个辅助引脚的辅助验证子模块及与所述辅助验证子模块连接的第二处理器；

所述待测芯片模块与所述辅助验证模块连接包括：

所述第一处理器与所述第二处理器连接，所述待测芯片子模块的IO引脚与所述辅助验证子模块的辅助引脚对应连接；

所述待测芯片子模块，用于运行所述待检验芯片程序确定待检验的IO引脚，并根据待检验的IO引脚向所述第一处理器发送引脚输入信号的请求信息；

所述第一处理器，用于接收所述引脚输入信号的请求信息，并根据所述引脚输入信号的请求信息向所述第二处理器发送信号输入指令的请求信息；所述信号输入指令的请求信息用以请求辅助验证子模块对应的辅助引脚输出第一电平信号的信息；

所述第二处理器，用于获取信号输入指令的请求信息，并根据所述信号输入指令的请求信息向所述辅助验证子模块发送信号输入指令；

所述辅助验证子模块，用于接收并根据所述信号输入指令控制相应的辅助引脚输出第一电平信号，并将所述第一电平信号传输至所述待测芯片子模块的待检验的IO引脚；

所述待测芯片子模块，还用于通过所述待检验的IO引脚接收所述辅助验证子模块通过辅助引脚输出的所述第一电平信号；

所述第一处理器，还用于根据所述待检验的IO引脚接收的电平信号检测所述待检验的IO引脚是否正常。

3.根据权利要求2所述的系统，其特征在于，所述待测芯片子模块基于FPGA配置实现；所述辅助验证子模块基于FPGA配置实现。

4.根据权利要求2所述的系统，其特征在于，

所述第一处理器，具体用于在所述待测芯片子模块的所述待检验IO引脚接收到所述第一电平信号时，确定所述待检验的IO引脚正常；在所述待测芯片子模块的所述待检验IO引脚未接收到所述第一电平信号时，确定所述待检验的IO引脚异常。

5.根据权利要求4所述的系统，其特征在于，

所述辅助验证子模块，还用于在通过相应的所述辅助引脚输出第一电平信号时，向所述第二处理器发送信号输出反馈信号；

所述第二处理器，还用于接收所述信号输出反馈信号，并将所述信号输出反馈信号传输至所述第一处理器；

所述第一处理器，还用于获取所述信号输出反馈信号，根据所述信号输出反馈信号生成引脚信号输入完成信息，并将所述引脚信号输入完成信息发送至所述待测芯片子模块；

所述待测芯片子模块，还用于接收所述引脚信号输入完成信息，以获知所述辅助验证子模块的相应辅助引脚输出第一电平信号。

6.根据权利要求5所述的系统，其特征在于，

所述待测芯片子模块，还用于在接收到所述引脚信号输入完成信息，且待检验的IO引脚接收到所述第一电平信号时，向所述第一处理器发送下一个待检验的IO引脚对应的待输入信号的请求信息；

所述第一处理器，具体用于在预设时间段内再次接收到所述待测芯片子模块发送的待输入信号的请求信息时，确定所述待测芯片子模块的所述待检验的IO引脚接收到所述第一电平信号。