[发明专利]基于FIFO的数据先进后出型存储电路及读写方法

说明书

本发明公开了基于FIFO的数据先进后出型存储电路及读写方法，所述方法包括：步骤S1，存储电路检测到写使能信号后，根据写指针指向的地址以第一顺序依次写入数据，写入完成后，生成单次写入数据对应的写入完成标志位；步骤S2，存储电路检测到单次写入数据对应的写入完成标志位置位后，产生读使能信号，根据读指针指向的地址以第二顺序依次读出数据；其中，第一顺序与第二顺序为相反的顺序。本发明所述的方法可以在不新增额外逻辑处理单元的情况下实现数据先进后出，且支持数据同时读写，可进行流水线操作，大大提高了数据处理能力。

技术领域

本发明涉及存储器领域，具体涉及基于FIFO的数据先进后出型存储电路及读写方法。

背景技术

随着集成电路的飞速发展，现在的 IC 芯片也越来越趋于小型化高频化，集成电路系统设计规模也在不断扩大，计算机处理器在高速运转时，其中的逻辑也随着功能和性能的提高而不断增多。复杂的逻辑电路在缓存数据时运用到的存储电路也越来越多，主要有SRAM 、Flash 、DDR、还有FIFO 。其中FIFO是一种数字设计中最常用的一种先进先出式的缓冲存储部件，FIFO的特点是其数据地址由内部读写指针自动加1完成，不需要普通存储器的外部读写地址线，而且它能顺序写入数据，顺序的读出数据，极大的帮助了设计人员解决了数据缓存的问题。但是，在某些信号处理及图像处理等过程中,需要将数据缓存到存储器后再将数据顺序颠倒取出，即数据先入后出。目前，依靠FIFO实现先进后出的功能，需要设计额外的逻辑处理单元，但这样增加了电路复杂度，也提高了成本。

发明内容

为解决上述问题，本发明提供了基于FIFO的数据先进后出型存储电路及读写方法，可以在不新增额外逻辑处理单元的情况下实现数据先进后出，且支持数据同时读写。本发明的具体技术方案如下：

基于FIFO的数据先进后出读写方法，所述方法包括：步骤S1，存储电路检测到写使能信号后，根据写指针指向的地址以第一顺序依次写入数据，写入完成后，生成单次写入数据对应的写入完成标志位；步骤S2，存储电路检测到单次写入数据对应的写入完成标志位置位后，产生读使能信号，根据读指针指向的地址以第二顺序依次读出数据；其中，第一顺序与第二顺序为相反的顺序。与现有技术相比，本技术方案根据写指针和读指针指向的地址往相反的方向进行数据的写入和读出，以此实现数据的先进后出。

进一步地，所述方法还包括：在执行步骤S2的过程中，若存储电路仍检测到写使能信号，则再次执行步骤S1和步骤S2直至读出全部数据；其中，再次执行步骤S1时无需等待当前步骤S2执行结束，再次执行步骤S2时需要等待当前步骤S2执行结束。在读出数据的时候支持同时写入数据，可进行流水线操作，大大提高了数据处理能力。

进一步地，所述第一顺序是从低地址往高地址的顺序，所述第二顺序是从高地址往低地址的顺序。规定数据写入和数据读出为不同的方向，以实现数据的先进后出。

进一步地，所述步骤S1中，存储电路检测到写使能信号后，根据写指针指向的地址以第一顺序依次写入数据的方法包括：存储电路根据写指针找到用于写入数据的地址，然后将单次写入数据中的第一个数据写入其中；写指针自动加1，然后继续写入数据直至写指针按照第一顺序将单次写入数据全部写入存储电路。写地址随写指针的更新自动生成，无需外加电路控制，减少设计逻辑复杂度。

进一步地，当存在写使能信号且写指针等于存储电路中存储空间的深度时，存储电路拉高写满信号，暂停数据写入，待已写入的数据全部读出后，存储电路进行复位，然后再继续写入数据。拉高写满信号，暂停数据写入可防止数据溢出；复位可使写指针恢复为默认值，否则导致程序出错。

进一步地，所述步骤S2中，在读出数据之前，还包括：存储电路使用步骤S1中最后一个写入数据对应的写指针作为读指针的初始值。将最后一个写入数据的地址作为读出数据的第一个地址，可以实现数据后进先出或先进后出。