[发明专利]半导体封装装置及其制造方法

说明书

本公开提供了半导体封装装置及其制造方法，通过利用下表面基本共面的高度控制板，控制电镀过程以实现在衬底上形成顶面基本共面的各第一导电柱。即通过利用各顶面基本共面的第一导电柱，可以提高衬底对外电连接的均匀度。进而提高产品电连接性能和良率。

技术领域

本公开涉及半导体封装技术领域，具体涉及半导体封装装置及其制造方法。

背景技术

目前，在衬底上设置线路时，由于衬底表面的均匀度(uniformity)较差(例如，衬底的均匀度大多大于5％)，在将晶片(die)或者线路设置到衬底上时，可能会引起例如断开、冷焊、导电柱变形、导电柱损坏、焊球被挤压、键合面积减小等可能导致电性连接的问题。

发明内容

本公开提出了半导体封装装置及其制造方法。

第一方面，本公开提供了一种半导体封装装置，包括：

衬底；

第一介电层，设置于所述衬底上表面；

至少两个第一导电柱，部分嵌入所述第一介电层，所述第一导电柱电连接所述衬底的上表面，且各所述第一导电柱的上表面基本共面。

在一些可选的实施方式中，所述第一导电柱的第一水平距离大于第二水平距离，所述第一导电柱的第一水平距离为所述半导体封装装置的纵向截面中、所述第一导电柱嵌入所述第一介电层部分的中心线与所述第一导电柱露出所述第一介电层部分在第一预设水平方向的最远距离，所述第一导电柱的第二水平距离为所述半导体封装装置的纵向截面中、所述第一导电柱嵌入所述第一介电层部分的中心线与所述第一导电柱露出所述第一介电层部分在第二预设水平方向的最远距离。

在一些可选的实施方式中，所述第一导电柱露出所述第一介电层的部分的下部具有相对上部的凹部。

在一些可选的实施方式中，所述第一导电柱包括从下到上依次设置的第一部分、阻挡层和第二部分，其中，阻挡层覆盖第一部分并且从第二部分暴露。

在一些可选的实施方式中，所述第一导电柱的阻挡层与所述第一介电层上表面之间具有间隙。

在一些可选的实施方式中，所述第一导电柱的阻挡层铺满所述第一导电柱的第一部分上表面。

在一些可选的实施方式中，所述第一导电柱的阻挡层部分覆盖所述第一导电柱的第一部分上表面。

在一些可选的实施方式中，所述第一导电柱的第二部分的上表面面积小于第一部分的上表面面积。

在一些可选的实施方式中，所述半导体封装装置还包括：

第二介电层，设置于所述衬底下表面；

至少两个第二导电柱，部分嵌入所述第二介电层，所述第二导电柱电连接所述衬底的下表面，且各所述第二导电柱的下表面基本共面。

在一些可选的实施方式中，所述半导体封装装置还包括：

粘合层，设置于所述第一介电层上，且所述粘合层包覆各所述第一导电柱露出所述第一介电层的部分；

至少一个芯片，设置于所述粘合层上表面，所述芯片主动面面向且电连接至少一个所述第一导电柱。

在一些可选的实施方式中，所述芯片主动面具有重布线层；以及

所述芯片主动面面向且电连接至少一个所述第一导电柱，包括：

所述芯片主动面设置的重布线层面向且电连接至少一个所述第一导电柱。

在一些可选的实施方式中，所述芯片主动面设置的重布线层接触至少一个所述第一导电柱。