[发明专利]一种改善应力薄膜覆盖均匀性的NMOS器件制造方法及其NMOS器件

说明书

本发明公开了一种改善应力薄膜覆盖均匀性的NMOS器件制造方法，包括：步骤S1，提供一衬底,所述衬底上形成至少两个栅极，每个所述栅极上有第一硬掩模层和第二硬掩模层，每个所述栅极的两侧有第一侧墙和第二侧墙，所述衬底上还包括有源极和漏极；步骤S2，所述源极和所述漏极区域的离子注入；步骤S3，所述第二侧墙的削薄；步骤S4，应力薄膜沉积；步骤S5，所述应力薄膜快速热退；步骤S6，所述应力薄膜的去除；步骤S7，所述硬掩模层的去除；去除所述所述栅极上的第一硬掩模层和第二硬掩模层。

技术领域

本发明涉及一种半导体集成电路的制造方法，特别涉及一种改善应力薄膜覆盖均匀性的NMOS器件制造方法及其MOS器件。

背景技术

在半导体制造领域，提高金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field Effect Transistor,简称MOSFET)载流子迁移率一直是热门主题；现今，业界通常在制程中通过引入应力工程或采用不能半导体材料沟通等方法来改善N沟道场效应晶体管(NMOS)载流子(电子)的迁移率，但随着器件尺寸的进一步缩小，栅极之间的间隙越来越小，应力薄膜(SMT SIN)的覆盖均匀性(Step Coverage)越来越差，如图1，大大降低了应力的传递。目前常规改善覆盖均匀性的方法是降低应力薄膜生长速度，但是这会降低应力薄膜的应力。

发明内容

本发明所要解决的技术问题是，如何在不降低应力薄膜生长速度的前提下，改善应力薄膜的覆盖均匀性。

本发明提供一种改善应力薄膜覆盖均匀性的NMOS器件制造方法，包括：

步骤S1，提供一衬底,所述衬底上形成至少两个栅极，每个所述栅极上有第一硬掩模层和第二硬掩模层，每个所述栅极的两侧有第一侧墙和第二侧墙，所述衬底上还包括有源极和漏极；

步骤S2，所述源极和所述漏极区域的离子注入；

步骤S3，所述第二侧墙的削薄；

采用刻蚀工艺对所述第二侧墙进行削薄，同时降低所述第二侧墙5和所述第一侧墙6的高度，使所述第二侧墙5的高度低于所述第一侧墙的高度，所述第一侧墙的高度低于所述第二硬掩模层的高度。

步骤S4，应力薄膜沉积；

步骤S5，所述应力薄膜快速热退；

步骤S6，所述应力薄膜的去除；

步骤S7，所述硬掩模层的去除；

去除所述栅极上的第一硬掩模层和第二硬掩模层。

优选地，在所述步骤S2中，还包括快速热退火工艺，在对所述源极和所述漏极区域的离子注入后进行。

优选地，在所述步骤S3中，所述刻蚀工艺为干法刻蚀。所述干法刻蚀的工艺参数中，工艺气体至少包括四氟化碳、三氟甲烷、二氟甲烷和氟甲烷，所述工艺气体流量为0至200sccm，压力为20至80mtor，温度为40至60度，离子轰击功率为200至400W。

优选地，所述步骤S4中，所述应力薄膜为氮化硅，使用化学气相沉积法沉积。

优选地，所述步骤S6中，采用湿法刻蚀工艺去除所述应力薄膜。

优选地，所述步骤S7中，采用光阻回刻工艺实现对所述第一硬掩模层和所述第二硬掩模层的去除。

本发明还提供一种NMOS器件，所述器件由前述的改善应力薄膜覆盖均匀性的NMOS器件制造方法制备而成。

与现有技术相比，本发明可以在应力薄膜沉积前增加栅极之间的间隙，提高应力薄膜覆盖均匀性，提高应力传递，改善NMOS的电子迁移率。

附图说明

图1为现有技术中应力薄膜覆盖均匀性较差的示意图。