[发明专利]一种具有分数阶微积分运算和显示功能的数字示波器

权利要求书

1.一种具有分数阶微积分运算和显示功能的数字示波器，其特征在于，包括：

一数字示波器控制模块；

一ADC模块，输入模拟信号x(t)经过ADC模块采样量化，得到采样数据ADC(m)，m表示采样时刻；

一信号采集存储模块，根据时基档位对采样数据ADC(m)进行抽点，然后根据设定的预触发深度、触发信号，在数字示波器控制模块控制下，将抽点后的采样数据即采集数据按照存储地址依次存储到信号采集存储模块中的采集存储器ADC RAM中，当采集存储器ADC RAM存满即存储L个采集数据后，停止采集存储，采集存储器ADC RAM输出的示波器数据完成信号DSO_DONE从0变为1，此时，采集存储器ADC RAM中采集数据用x(n)表示，n表示存储地址，n＝0,1,2,…,L-1；

一信号处理显示模块；

其特征在于，还包括：

一分数阶运算模块，用于读取采集存储器ADC RAM中的采集数据x(n)进行分数阶微分或积分运算，得到分数阶运算结果数据y(n)送入信号处理显示模块转为显示数据并送入LCD进行显示；

所述分数阶运算模块又包括：

一个固定系数存储器CO RAM，用于存储数字示波器控制模块发送过来的L个固定系数c(0),c(1),c(2),…,c(L-1)，对于第j个固定系数c(j)，其值为：

其中，L为数字示波器显示区水平方向的像素点个数，X为数字示波器显示区水平方向的格数，T_base为数字示波器的时基挡位，α为运算阶，α0时，为分数阶积分运算，当α0时，为分数阶微分运算，b_j为固定参数，其值为：

N-1个D触发器延时单元D₁,D₂,D₃,…,D_N-1,固定系数存储器CO RAM的输出连接到第1个D触发器延时单元D₁的输入端，从第2个D触发器延时单元D₂开始，其输入端与前一D触发器延时单元的输出端连接；

N个分数阶运算单元THD₁,THD₂,THD₃,…,THD_N，每个分数阶运算单元都包括一个乘法器以及一个累加器；对于第n个分数阶运算单元THD_n，n＝1,2,…,N-1，其乘法器MULTI_n的两个输入端中的一个输入端接信号采集存储模块输出的采集数据x(n)，另一输入端接第n个D触发器延时单元D_n的输入端，其累加器ACC_n输入端接其乘法器MULTI_n的输出端，累加器ACC_n的输出作为第n个分数阶运算单元THD_n的输出；对于第N个分数阶运算单元THD_N，其乘法器MULTI_N的两个输入端中的一个输入端接信号采集存储模块输出的采集数据x(n)，另一输入端接第N-1个D触发器延时单元D_n的输出端，其累加器ACC_N输入端接其乘法器MULTI_N的输出端；

一分数阶运算结果存储器FO RAM，用于存储N个分数阶运算单元THD₁,THD₂,THD₃,…,THD_N-1的输出；

一分数阶运算控制模块FO CTRL，用于控制分数阶运算，当检测到示波器数据完成信号DSO_DONE从0变为1时，执行以下步骤：

(1)、初始化

初始化当前分数阶运算次数i＝1、第i次分数阶运算完成标志i_done＝0，分数阶运算完成信号FO_DONE＝0；

(2)、复位

复位N-1个D触发器延时单元D₁,D₂,D₃,…,D_N-1的初始值为0，配置采集存储器ADC RAM的读地址ADDR_adcram＝N*i-1,复位固定系数存储器CO RAM的读地址ADDR_coram＝0，复位N个分数阶运算单元THD₁,THD₂,THD₃,…,THD_N中的累加器的初始值为0，复位分数阶运算结果存储器FO RAM的写地址ADDR_foram＝0；

(3)、读数据进行乘累加

在系统时钟clk的驱动下，每一个系统时钟，分数阶运算控制模块FO CTRL发起一次读采集存储器ADC RAM和一次读固定系数存储器CO RAM操作，总计读取k次，其中，k＝N*i；每次读操作，读地址ADDR_adcram减1，读地址ADDR_coram加1，每个系统时钟clk的边沿上，采集存储器ADC RAM读数据端口输出的数据按时间先后顺序依次为采集数据x(k-1),…,x(1),x(0)，即第0个系统时钟同时送入N个分数阶运算单元中的乘法器端口A的数据均为采集数据x(k-1)，第1个系统时钟同时送入N个分数阶运算单元中的乘法器端口A的数据均为采集数据x(k-2)，第2个系统时钟同时送入N个分数阶运算单元中的乘法器端口A的数据均为采集数据x(k-3)，这样类推，直到在第k-1个系统时钟同时送入N个分数阶运算单元中的乘法器端口A的数据均为采集数据x(0)；

在每个系统时钟clk的边沿上固定系数存储器CO RAM读数据端口输出的数据按时间先后顺序依次为固定系数c(0),c(1),…,c(k-1)，固定系数c(0),c(1),…,c(k-1)串行进入N-1个D触发器延时单元D₁,D₂,D₃,…,D_N-1，即第0个时钟送入第一个分数阶运算单元THD₁中的乘法器端口B的数据为c(0)，其余分数阶运算单元中的乘法器端口B的数据为0，第0个时钟送入第一、二个分数阶运算单元THD₁、THD₂中的乘法器端口B的数据分别为c(1),c(0)，其余分数阶运算单元中的乘法器端口B的数据为0，第2个时钟送入第一、二、三个分数阶运算单元中THD₁、THD₂、THD₃的乘法器端口B的数据分别为c(2),c(1),c(0)，其余分数阶运算单元中的乘法器端口B的数据为0，这样类推，直到在第k-1个系统时钟送入N个分数阶运算单元THD₁,THD₂,THD₃,…,THD_N中的乘法器端口B的数据分别为c(k-1),…,c(2),c(1),c(0)；

每次读取后，N个分数阶运算单元THD₁,THD₂,THD₃,…,THD_N都依次进行一次乘法运算和一次累加运算，当累加次数达到k次后，第i次分数阶运算完成标志i_done＝1；

(4)、存储分数阶运算数据

当检测到第i次分数阶运算完成标志i_done＝1时，将N个分数阶运算单元THD₁,THD₂,THD₃,…,THD_N的输出分别作为分数阶运算结果数据y(k-1),y(k-2),y(k-3),…,y(k-N)进行合并，合并数据在同一系统时钟clk下存入分数阶运算结果存储器FO RAM地址ADDR_foram中；

(5)、判断一帧数据即L个采集数据是否计算完毕

判断当前分数阶运算次数i是否小于L/N，如果小于，写地址ADDR_foram加1，当前分数阶运算次数i加1，第i次分数阶运算完成标志i_done置0，返回步骤(2)，如果不小于，将分数阶运算完成信号FO_DONE置1，停止分数阶运算；

所述数字示波器控制模块检测分数阶运算完成信号FO_DONE，当其从0变为1时，执行以下步骤：

(1)、将采集存储器ADC RAM中的采集数据x(n)，n＝0,1,2,…,L-1、分数阶运算结果存储器FO RAM中的分数阶运算结果数据y(n),n＝0,1,2,…,L-1送入信号处理显示模块，通过绘图线程转为显示数据并送入LCD进行显示；

(2)、将示波器数据完成信号DSO_DONE和分数阶运算完成信号FO_DONE置零，并使能信号采集存储以及分数阶运算。

2.根据权利要求1所述的具有分数阶微积分运算和显示功能的数字示波器，其特征在于，在采集数据x(n)、分数阶运算结果数据y(n)送入信号处理显示模块后，首先将采集数据x(n)的显示垂直灵敏度与波形显示区纵向格数相乘，得到显示量程R₁，分数阶运算显示垂直灵敏度与波形显示区纵向格数相乘，得到显示量程R₂；然后将采集数据x(n)的处理为：

将分数阶运算结果数据y(n)的处理为：

其中，h表示ADC的位数；

最后，将数据d_x(n)和d_y(n)送到绘图线程转为显示数据并送入LCD进行显示。