[发明专利]一种高低频串行图像数据的训练方法

权利要求书

1.一种高低频串行图像数据的训练方法，该方法基于CMOS成像系统实现，所述CMOS的成像系统包括电源转换电路、成像探测器、驱动和控制电路、成像控制器、数传接口电路、存储器和控制接口电路；

所述电源转换电路为各部分提供供电电源；外部输入的控制通信信号经控制接口电路送入成像控制器，所述成像控制器产生的驱动和控制信号经驱动和控制电路后，送入成像探测器；所述存储器存储非均匀校正系数；成像探测器输出的数字图像数据，经成像控制器处理后，经数传接口电路输出；

其特征是：

在低频CMOS数据训练中，所述成像控制器内部还包含双沿采样触发器IDDR、双路复用器MUX、p位移位寄存器p bit shifter和数据缓冲器data_buffer；

串行图像数据经成像控制器内的差分转单端的转换器转换后输入至输入输出延迟单元IODELAY，所述输入输出延迟单元IODELAY输出延迟后的串行信号传送至双沿采样触发器IDDR；

设定双沿采样触发器IDDR的采样时钟serial_clk的时钟频率为串行图像数据的频率，所述双沿采样触发器IDDR输出两路采样信号至双路复用器MUX，所述双路复用器MUX根据上升或下降沿的控制信号IDDR_sel选择采样信号，经复用选择的采样信号传送到p位移位寄存器p bit shifter，所述p位移位寄存器p bit shifter输出p位并行数据，送入数据缓冲器data_buffer；

所述数据缓冲器data_buffer输出跨时钟域后的并行数据，然后送入可控并行移位寄存器，所述可控并行移位寄存器输出进行通道训练后的并行数据；

在高频CMOS数据训练中，所述成像控制器包括双路复用器MUX和数据缓冲器data_buffer和三个D触发器；

串行图像数据经成像控制器内的差分转单端的转换器转换后输入至输入输出延迟单元IODELAY，所述输入输出延迟单元IODELAY输出延迟后的串行信号送入可控的串并转换器Iserdes转换为p/2位宽的并行数据；

p/2位宽的并行数据经三个D触发器进行延迟后，输入至双路复用器MUX，所述双路复用器MUX根据串行图像数据是最低位LSB在前还是最高位MSB在前进行p位并行数据的组合，同时受字校正控制信号Mux_sel的控制；每次字校正需要训练的次数为2p，当次数达到p时字校正控制信号Mux_sel的电平值取反；

将p位数据的组合送入数据缓冲器data_buffer，所述数据缓冲器data_buffer输出跨时钟域后的并行数据，并送入可控并行移位寄存器，所述可控并行移位寄存器输出进行通道训练后的并行数据；

所述输入输出延迟单元IODELAY的tap个数为2ⁿ，n为大于1的正整数；则本系统可用的tap个数为2ⁿ⁺¹，上升或下降沿的控制信号IDDR_sel的电平值为系统tap数的最高位。

2.根据权利要求1所述的一种高低频串行图像数据的训练方法，其特征在于：采样时钟serial_clk的时钟频率f_{serial_clk}大于输入输出延迟单元IODELAY的参考时钟频率f_IODELAY的一半；

3.根据权利要求1所述的一种高低频串行图像数据的训练方法，其特征在于：p位移位寄存器p bit shifter输出数据的有效信号所对应的计数器，以串行时钟频率进行p个计数值循环变化；p为并行数据的位宽；

字校正的两种方法：(1)在恒定的计数位置输出并行数据；在每次字校正调整时，计数值在一个时钟周期保持不变；非字校正时，计数值在采样时钟serial_clk的同步下进行p个计数值的循环变化；

(2)每次字校正时输出有效数据的位置移动一次，计数值在采样时钟serial_clk的同步下进行p个计数值的循环变化。

4.根据权利要求1所述的一种高低频串行图像数据的训练方法，其特征在于：数据缓冲器data_buffer跨时钟域的方法为：写入时钟为采样时钟serial_clk；写使能为数据有效信号，占空比为1/p；写操作地址在数据有效信号的上升沿位置递增；

读操作的时钟频率为并行数据的时钟频率，频率为采样时钟serial_clk频率的1/p；读操作为恒定使能，读操作地址在并行时钟同步下递增。