[发明专利]多层堆叠封装结构和多层堆叠封装结构的制备方法有效
| 申请号: | 202110375294.6 | 申请日: | 2021-04-08 |
| 公开(公告)号: | CN112768437B | 公开(公告)日: | 2021-06-18 |
| 发明(设计)人: | 徐林华;张超 | 申请(专利权)人: | 甬矽电子(宁波)股份有限公司 |
| 主分类号: | H01L25/065 | 分类号: | H01L25/065;H01L21/50 |
| 代理公司: | 北京超凡宏宇专利代理事务所(特殊普通合伙) 11463 | 代理人: | 刘曾 |
| 地址: | 315400 浙江省宁*** | 国省代码: | 浙江;33 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 多层 堆叠 封装 结构 制备 方法 | ||
1.一种多层堆叠封装结构,其特征在于,包括:
介质基板;
贴装在所述介质基板上的芯片封装模组,所述芯片封装模组包括基底芯片、多个结构芯片和塑封体,所述基底芯片贴装在所述介质基板上,多个所述结构芯片层叠贴装在所述基底芯片上,所述塑封体贴装在所述介质基板上并包覆在所述基底芯片和多个结构芯片外;
其中,每个所述结构芯片的上侧或下侧设置有第一布线层,所述第一布线层与所述结构芯片电连接,所述塑封体内还设置有导电柱,所述导电柱向下贯通所述塑封体并与所述介质基板电连接,所述第一布线层与所述导电柱电连接;
所述基底芯片与相邻的所述结构芯片粘接在一起,相邻两个所述结构芯片粘接在一起,所述芯片封装模组由载具预先制备。
2.根据权利要求1所述的多层堆叠封装结构,其特征在于,所述基底芯片的下侧设置有第二布线层,所述第二布线层同时与所述基底芯片和所述导电柱电连接。
3.根据权利要求2所述的多层堆叠封装结构,其特征在于,所述基底芯片的下侧设置有第一导电凸块,所述第一导电凸块与所述第二布线层电连接。
4.根据权利要求1所述的多层堆叠封装结构,其特征在于,每个所述结构芯片的上侧或下侧设置有第二导电凸块,所述第一布线层通过所述第二导电凸块与所述结构芯片电连接。
5.根据权利要求1所述的多层堆叠封装结构,其特征在于,所述介质基板上设置有第一导电连接盘,所述基底芯片覆盖在所述第一导电连接盘上,并通过所述第一导电连接盘与所述介质基板电连接。
6.根据权利要求1-5任一项所述的多层堆叠封装结构,其特征在于,相邻两个所述结构芯片之间设置有第一胶膜层,以使相邻两个所述结构芯片粘接在一起,所述基底芯片与相邻的结构芯片之间设置有第二胶膜层,以使所述基底芯片和相邻的结构芯片粘接在一起。
7.根据权利要求1-5任一项所述的多层堆叠封装结构,其特征在于,所述介质基板上还设置有第二导电连接盘,所述导电柱与所述第二导电连接盘连接,并通过所述第二导电连接盘与所述介质基板电连接。
8.根据权利要求7所述的多层堆叠封装结构,其特征在于,所述介质基板上还设置有第三布线层,所述第三布线层与所述第二导电连接盘连接,并通过第二导电连接盘与所述导电柱电连接。
9.根据权利要求1所述的多层堆叠封装结构,其特征在于,所述导电柱的材料为导电金属或导电胶。
10.一种多层堆叠封装结构的制备方法,用于制备如权利要求1所述的多层堆叠封装结构,其特征在于,所述制备方法包括:
利用载具制备芯片封装模组;
将所述芯片封装模组贴装在介质基板上;
其中,所述芯片封装模组包括基底芯片、多个结构芯片和塑封体,所述基底芯片贴装在所述介质基板上,多个所述结构芯片层叠贴装在所述基底芯片上,所述塑封体贴装在所述介质基板上并包覆在所述基底芯片和多个结构芯片外;每个所述结构芯片的上侧或下侧设置有第一布线层,所述第一布线层与所述结构芯片电连接,所述塑封体内还设置有导电柱,所述导电柱向下贯通所述塑封体并与所述介质基板电连接,所述第一布线层与所述导电柱电连接;
所述基底芯片与相邻的所述结构芯片粘接在一起,相邻两个所述结构芯片粘接在一起,所述芯片封装模组由载具预先制备。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于甬矽电子(宁波)股份有限公司,未经甬矽电子(宁波)股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110375294.6/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类





