[发明专利]一种NAND Flash控制器接口电路及闪存系统

说明书

本申请公开了一种NAND Flash控制器接口电路及闪存系统，NAND Flash控制器接口电路包括命令地址时序产生电路，其中命令地址时序产生电路可以根据接口选择信号确定目标接口模式对应的时间参数，并根据目标接口模式对应的时间参数，产生目标接口模式对应的命令周期时序和地址周期时序，目标接口模式可以为SDR模式、NV‑DDR2模式、NV‑DDR3模式中的任意一种，这样命令地址时序产生电路可以根据接口选择信号而确定对应的时间参数，根据多个时间参数而工作在多个目标接口模式之下，实现了电路模块的复用，无需对应多种目标接口模块而设置不同的电路模块，节省电路资源。

技术领域

本申请数据处理技术领域，尤其涉及一种NAND Flash控制器接口电路及闪存系统。

背景技术

闪存(Flash)尤其是NAND闪存是非挥发存储器的一种，被广泛的应用于手机、笔记本电脑、云存储等存储领域，随着NAND Flash技术的更新，NAND Flash控制器的设计对于NAND Flash性能提高愈发重要。

开放式NAND快闪存储器接口(Open NAND Flash Interface，ONFI)规范是一种Flash闪存接口的标准，是Intel为统一当初混乱的闪存接口所倡导的标准，目前ONFI协议的数据接口已经发展到NV-DDR3，且不同的数据接口下有不同的时间模式，在ONFI协议中NAND Flash支持的数据接口有三种情况：

①当电压VccQ＝3.3V，上电初始化完成后进入SDR模式，SDR和NV-DDR之间可以切换；②当电压VccQ＝1.8V，上电初始化完成后进入SDR模式，SDR和NV-DDR、SDR和NV-DDR2之间可以切换；③当电压VccQ＝1.2v，上电初始化完成后进入NV-DDR3模式，数据接口不再切换。

目前业界主流的NAND Flash主要支持SDR与NV-DDR2/3数据接口。因此，本发明主要基于SDR与NV-DDR2/3数据接口研究。

现有的控制器设计中不同数据接口下时序产生电路分别由指令、地址、数据输入、数据输出四部分来实现，在涉及到模式切换的过程中，命令周期、地址周期的时序产生电路分别仅在相应数据接口下的时间内使用，例如当由SDR数据接口切换为NV-DDR2数据接口后，SDR的时序产生电路是处于空闲状态的，反之亦然。

对于控制器的时序产生电路，由于对NAND Flash的操作同一时间只对应一种数据接口，不同的数据接口实现对应不同的电路，因此在接口切换后，其他未使用到的时序产生电路会处于空闲状态，比较浪费电路资源。

发明内容

有鉴于此，本申请提供了一种NAND Flash控制器接口电路及闪存系统，能够节省电路资源。

本申请提供了一种NAND Flash控制器接口电路，包括：

命令地址时序产生电路，用于根据所述接口选择信号确定目标接口模式对应的时间参数，并根据所述目标接口模式对应的时间参数，产生所述目标接口模式对应的命令周期时序和地址周期时序；所述目标接口模式为SDR模式、NV-DDR2模式、NV-DDR3模式中的任意一种。

可选的，在上电初始化完成后，初始接口模式作为目标接口模式；其中，所述目标接口模式为SDR模式或NV-DDR3模式。

可选的，所述NAND Flash控制器接口电路还包括：

时钟切换电路，用于在第一接口模式切换为第二接口模式时，根据所述接口选择信号进行时钟切换，以使所述目标接口模式的时间参数从所述第一接口模式的时间参数切换为所述第二接口模式的时间参数。

可选的，所述第一接口模式为SDR模式，所述第二接口模式为NV-DDR2模式；或，所述第一接口模式为NV-DDR2模式，所述第二接口模式为SDR模式。