[发明专利]一种基于SEDRAM的堆叠式Cache系统、控制方法和Cache装置

说明书

本发明涉及一种基于SEDRAM的堆叠式Cache系统、控制方法和Cache装置，该堆叠式Cache系统集成于多层键合晶圆，并包括高速缓冲存储器、Cache控制器及SEDRAM控制器；多层键合晶圆包括存储晶圆结构和处理器晶圆结构；SEDRAM单元集成于存储晶圆结构中的每一层存储晶圆中，并用作高速缓冲存储器的存储空间；处理器晶圆结构集成有CPU、Cache控制器、SEDRAM控制器及内存控制器。上述Cache系统采用集成于存储晶圆结构每一层存储晶圆的SEDRAM单元作为高速缓冲存储器的存储空间，可以极大地提高高速缓冲存储器的容量和带宽，提高高速缓冲存储器的命中率，加快热点数据的读取速度，提升CPU内部读取数据的命中率，同时还可以节省处理器芯片的存储资源。

技术领域

本发明涉及计算机存储器技术领域，具体涉及一种基于SEDRAM的堆叠式Cache系统、控制方法和Cache装置。

背景技术

现有技术中，高速缓冲存储器（Cache）是一种小容量的高速存储器，由快速SRAM（Static Random-Access Memory）存储元件组成，可以直接集成在CPU（CentralProcessing Unit，中央处理器）芯片内。在CPU和内存之间设置高速缓存Cache，把内存中被频繁访问的活跃程序块和数据块复制到Cache中，以提高CPU读写指令和数据的速度。由于程序访问的局部性，在大多数情况下，CPU能直接从Cache中取得指令和数据，而不必访问内存。

SRAM的集成度较低，相同容量的DRAM（Dynamic Random Access Memory，动态随机存取存储器）内存可以设计为较小的体积，但SRAM却需要很大的体积，而且价格较高，这也是不能将缓存容量做大的重要原因，容量增大必然导致CPU内部晶体管数量的增加，要在有限的CPU面积上集成更大的缓存，对制造工艺要求更高。例如IBM最新的Power9处理器，其缓存容量只有120MB；而Intel的服务器级芯片至强Platinum的缓存容量也只有38.5MB。

发明内容

本发明提供了一种基于SEDRAM的堆叠式Cache系统、控制方法和Cache装置，该堆叠式Cache系统采用SEDRAM（Stacking Embedded Dynamic Random Access Memory，三维堆叠嵌入式动态随机存储器）单元作为高速缓冲存储器（Cache）的存储空间，处理器晶圆和集成SEDRAM单元的存储晶圆直接键合连接，大幅度增加Cache容量，可以将Cache容量提高到GB（Gigabyte，2²⁰字节）量级，与传统Cache容量相比至少可以提高一个数量级。

第一方面，本发明提供一种基于SEDRAM的堆叠式Cache系统，所述堆叠式Cache系统集成于多层键合晶圆，并包括：高速缓冲存储器（Cache）、Cache控制器以及SEDRAM控制器；

所述多层键合晶圆包括存储晶圆结构和处理器晶圆结构；

所述存储晶圆结构包括至少一层存储晶圆；

所述处理器晶圆结构包括至少一层处理器晶圆；

SEDRAM单元集成于所述存储晶圆结构的每一层存储晶圆中，并用作所述高速缓冲存储器的存储空间；

所述处理器晶圆结构，集成有CPU、Cache控制器、SEDRAM控制器及内存控制器；

晶圆之间通过键合结构进行管脚对管脚（Pin to Pin）的数据直接传输；

所述晶圆之间通过键合结构进行管脚对管脚的数据直接传输，包括：

所述存储晶圆结构中的存储晶圆与所述处理器晶圆结构中的处理器晶圆之间通过键合结构进行管脚对管脚的数据直接传输；

所述存储晶圆结构中的存储晶圆之间通过键合结构进行管脚对管脚的数据直接传输；