[发明专利]三维存储器件及用于形成三维存储器件的方法

说明书

公开了3D存储器件以及用于形成3D存储器件的方法的实施例。在一示例中，3D存储器件包括具有第一侧和与第一侧相对的第二侧的基板。该3D存储器件还包括存储堆叠，该存储堆叠包括在基板的第一侧的交错的导电层和介电层。该3D存储器件还包括多个沟道结构，各沟道结构垂直地延伸穿过存储堆叠。该3D存储器件还包括第一绝缘结构，该第一绝缘结构垂直地延伸穿过存储堆叠，并且横向地延伸以将所述多个沟道结构分离成多个块。该3D存储器件还包括在基板中并且与第一绝缘结构相接触的第一掺杂区。该3D存储器件还包括从基板的第二侧垂直地延伸以与第一掺杂区相接触的第一触点。

本申请是申请日为2020年1月28日、申请号为202080000226.5、名称为“三维存储器件及用于形成三维存储器件的方法”的申请的分案申请。

技术领域

本公开内容的实施例涉及三维(3D)存储器件以及其制造方法。

背景技术

通过改进过程技术、电路设计、编程算法和制造过程，将平面存储单元缩小到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高昂。结果，针对平面存储单元的存储密度接近上限。

3D存储架构可以解决在平面存储单元中的密度限制。3D存储架构包括存储阵列和用于控制去往存储阵列和来自存储阵列的信号的外围设备。

发明内容

本文公开了3D存储器件以及用于形成3D存储器件的方法的实施例。

在一示例中，一种3D存储器件包括具有第一侧和与所述第一侧相对的第二侧的基板。该3D存储器件还包括存储堆叠，该存储堆叠包括在所述基板的第一侧的交错的导电层和介电层。该3D存储器件还包括多个沟道结构，各沟道结构垂直地延伸穿过所述存储堆叠。该3D存储器件还包括第一绝缘结构，所述第一绝缘结构垂直地延伸穿过所述存储堆叠，并且横向地延伸以将所述多个沟道结构分离成多个块。该3D存储器件还包括在所述基板中并且与第一绝缘结构相接触的第一掺杂区。该3D存储器件还包括从所述基板的第二侧垂直地延伸以与第一掺杂区相接触的第一触点。

在另一示例中，一种3D存储器件包括：包括外围电路的第一半导体结构、第二半导体结构、以及在第一半导体结构与第二半导体结构之间的接合界面。第二半导体结构包括存储堆叠，所述存储堆叠包括交错的导电层和介电层。第二半导体结构还包括多个沟道结构，各沟道结构垂直地延伸穿过所述存储堆叠并且电连接到所述外围电路。第二半导体结构还包括多个绝缘结构，各绝缘结构垂直地延伸穿过所述存储堆叠，并且横向地延伸以将所述多个沟道结构分离成多个块。第二半导体结构还包括：包括多个第一掺杂区和第二掺杂区的半导体层，各第一掺杂区与所述多个绝缘结构中的各自的一个绝缘结构相接触，以及第二掺杂区与所述多个第一掺杂区相接触。第二半导体结构还包括多个触点，各触点垂直地延伸穿过所述半导体层的第二掺杂区，以与第一掺杂区中的各自的一个第一掺杂区相接触。

在又一示例中，公开了一种用于形成3D存储器件的方法。在基板的第一侧形成多个沟道结构，各沟道结构垂直地延伸穿过存储堆叠。在所述基板中形成第一掺杂区。形成第一绝缘结构，所述第一绝缘结构垂直地延伸穿过所述存储堆叠到第一掺杂区，并且横向地延伸以将所述多个沟道结构分离成多个块。形成第一触点，该第一触点从与所述基板的第一侧相对的第二侧垂直地延伸以与第一掺杂区相接触。

附图说明

并入本文并形成说明书的一部分的附图说明了本公开内容的实施例，以及连同描述一起，用于进一步解释本公开内容的原理，以及使相关领域技术人员能够制造和使用本公开内容。

图1示出了3D存储器件的横截面。

图2根据本公开内容的一些实施例示出了示例性3D存储器件的横截面。

图3A根据本公开内容的一些实施例示出了另一示例性3D存储器件的横截面。

图3B根据本公开内容的一些实施例示出了又一示例性3D存储器件的横截面。