[发明专利]一种四通道12GSaps任意波形发生模块及波形发生方法

权利要求书

1.一种四通道12GSaps任意波形发生模块，其特征在于，包括：

信号输入输出接口（1），用于接收采样时钟信号，并用于发送经阻抗转换后的模拟信号；

输入输出信号匹配链路（2），用于对信号输入输出接口（1）接收的采样时钟信号进行阻抗转换，并用于对在数模转换电路区（3）中变换得到的模拟信号进行阻抗转换；

FPGA（5），用于对数模转换电路区（3）按照JESD204B要求进行配置，并用于对接收的数字信号进行插值、滤波、IQ调制处理；

PXIe接口（10），用于FPGA（5）接收外部的控制信号、时钟同步信号以及外部的速率达到40Gbps的数字信号；

QDR-IV区（6），用于对FPGA（5）接收的数字信号进行缓存；

数模转换电路区（3），用于接收FPGA（5）处理后的数字信号，对接收的数字信号进行解码，然后进行数字信号到模拟信号的变换；

系统时统电路区（4），用于向四通道12GSaps任意波形发生模块的各部件提供基准工作时钟；

多通道电源转换电路（7），用于向四通道12GSaps任意波形发生模块的各部件供电。

2.根据权利要求1所述的四通道12GSaps任意波形发生模块，其特征在于：所述信号输入输出接口（1）包括4路模拟信号输出接口和2路时钟输入接口；所述输入输出信号匹配链路（2）包括4路模拟信号输出接口的相应阻抗变换电路和2路时钟输入接口的相应阻抗变换电路。

3.根据权利要求2所述的四通道12GSaps任意波形发生模块，其特征在于：所述数模转换电路区（3）中设有4个模拟信号的输出通道，每个输出通道的最高数模转换速率为12GSPS，能够对四个输出通道实现任意的组合配置，产生模拟信号。

4.根据权利要求1所述的四通道12GSaps任意波形发生模块，其特征在于：还包括JTAG接口接插件及其配置电路（9），用于对四通道12GSaps任意波形发生模块进行在线调试。

5.根据权利要求1所述的四通道12GSaps任意波形发生模块，其特征在于：该四通道12GSaps任意波形发生模块的外形尺寸为标准3U结构，能够插入标准3U PXIe机箱的通用功能槽位中，通过机箱背板12V供电工作，机箱的PXIe控制器通过机箱背板的PXIe总线和PXIe接口（10）连接后与FPGA（5）进行速率达到40Gbps的高速通讯。

6.根据权利要求1所述的四通道12GSaps任意波形发生模块，其特征在于：所述多通道电源转换电路（7）包括4颗开关电源及相应的16路DC-DC转换电路。

7.权利要求1-6中任意一项所述的四通道12GSaps任意波形发生模块的波形发生方法，其特征在于，包括以下步骤：

1）通过信号输入输出接口（1）接收采样时钟信号；

2）接收的时钟信号通过输入输出信号匹配链路（2）完成阻抗转换；

3）FPGA（5）对数模转换电路区（3）按照JESD204B协议要求进行配置；

4）FPGA（5）通过PXIe接口（10）接收外部的控制信号及时钟同步信号；

5）FPGA（5）通过PXIe接口（10）接收外部的速率达到40Gbps的数字信号；

6）QDR-IV6区（6）对FPGA（5）接收的数字信号进行缓存；

7）数字信号在FPGA（5）中完成插值、滤波、IQ调制处理后，通过数模转换电路区（3）和FPGA（5）之间的速率达到120Gbps的数字链路把数字信号传输给数模转换电路区（3）；

8）数模转换电路区（3）对收到的数字信号进行解码，然后完成数字信号到模拟信号的转换；

9）转换得到的模拟信号通过输入输出信号匹配链路（2）进行阻抗变换后，通过信号输入输出接口（1）发送出去，产生任意信号。