[发明专利]一种低功耗小面积高精度的上电复位电路

权利要求书

1.一种低功耗小面积高精度的上电复位电路，其特征在于，包括电源、第一分压模块、第二分压模块、比较模块、上拉模块、迟滞模块和反向模块；

所述第一分压模块分别与所述电源、比较模块和第二分压模块连接，为所述比较模块提供第一输入电压；

所述第二分压模块分别与所述电源、第一分压模块、比较模块、上拉模块和迟滞模块连接，所述第二分压模块为所述比较模块提供第二输入电压，且所述第一输入电压控制所述第二输入电压的变化；

所述比较模块分别与电源、第一分压模块、第二分压模块、反向模块、上拉模块和迟滞模块连接，当所述第一输入电压高于所述第二输入电压时，所述比较模块输出信号为高电平，当所述第一输入电压低于所述第二输入电压时，所述比较模块输出信号为低电平；

所述上拉模块分别与所述电源、第二分压模块、比较模块和迟滞模块连接，在所述电源通电瞬间，所述上拉模块将所述第二输入电压上拉到高电平，使得在上电初始阶段，所述比较模块输出低电平；

所述反向模块分别与所述电源、所述比较模块和迟滞模块连接，将所述比较模块的输出信号整形为标准输出信号；

所述迟滞模块分别与电源、第二分压模块、比较模块、上拉模块和反向模块连接，在所述电源下降过程中，所述迟滞模块降低所述第二输入电压，从而降低了所述比较模块的阈值反转点；其中，所述第一分压模块包括多个第一PMOS管、多个第一NMOS管和第二NMOS管；

每个第一PMOS管的栅极相连接，除去最后一个第一PMOS管的漏极分别与第一个第一NMOS管的漏极、栅极和每个第一PMOS管的栅极连接外，其余每个第一PMOS管的漏极均与下一个相邻的第一PMOS管的源极连接，第一个第一PMOS管的源极与所述电源的正极连接；

每个第一NMOS管的栅极相连接，除去最后一个第一NMOS管的源极分别与第二NMOS管的漏极、栅极连接外，其余每个第一NMOS管的源极均与下一个相邻的第一NMOS管的漏极连接，第一个第一NMOS管的漏极分别与每个第一NMOS管的栅极、每个第一PMOS管的栅极和最后一个第一PMOS管的漏极连接；

所述第二NMOS管的漏极与其栅极和最后一个第一NMOS管的源极连接，且所述第二NMOS管的源极与所述电源的负极连接；

其中，第一个第一NMOS管的漏极与其栅极、所述最后一个第一PMOS管的漏极和每个第一PMOS管的栅极连接处的电压为所述第一输入电压；所述比较模块包括第二PMOS管和第三PMOS管、第三NMOS管和第四NMOS管；

所述第二PMOS管的源极与所述电源的正极连接，第二PMOS管的栅极分别与所述第三PMOS管的漏极和第四NMOS管的漏极连接，且第二PMOS管的漏极分别与所述第三PMOS管的栅极和第三NMOS管的漏极连接；

所述第三NMOS管的栅极分别与所述最后一个第一PMOS管的漏极、第一个第一NMOS管的漏极、栅极和每个第一PMOS管的栅极连接，所述第三NMOS管的源极与所述电源的负极连接；

所述第三PMOS管的源极与所述电源的正极连接，第三PMOS管的栅极分别与所述第二PMOS管的漏极和第三NMOS管的漏极连接，且第三PMOS管的漏极分别与所述第二PMOS管的栅极和第四NMOS管的漏极连接；

所述第四NMOS管的漏极分别与所述第二PMOS管的栅极和第三PMOS管的漏极连接，且所述第四NMOS管的源极与所述电源的负极连接；

其中，所述第四NMOS管的漏极与所述第二PMOS管的栅极和第三PMOS管的漏极连接处的信号为所述比较模块输出信号；所述第二分压模块包括多个第四PMOS管、多个第五NMOS管和第一电阻；

每个第四PMOS管的栅极与所述第一电阻的一端连接，除去第一个第四PMOS管的源极与所述电源的正极连接，其余第四PMOS管的源极均与上一个相邻的第四PMOS管的漏极连接，且最后一个第四PMOS管的漏极分别与所述第四NMOS管的栅极、第一个第五NMOS管的漏极连接；

每个第五NMOS管的栅极均与第一个第一NMOS管的漏极、栅极、所述最后一个第一PMOS管的漏极、每个第一PMOS管的栅极和所述第三NMOS管的栅极连接，除去最后一个第五NMOS管的源极与所述电源的负极连接外，其余每个第五NMOS管的源极均与上一个相邻的第五NMOS管的漏极连接，第一个第五NMOS管的漏极与所述第四PMOS管的漏极和第四NMOS管的栅极连接；

其中，第一个第五NMOS管的漏极与所述第四PMOS管的漏极和第四NMOS管的栅极连接处的电压为所述第二输入电压。