[发明专利]一种异步电路及系统

权利要求书

1.一种异步电路，其特征在于，包括：多个非易失性存储单元和多个完成检测单元；其中，每个完成检测单元与相邻的上一个非易失性存储单元和相邻的下一个非易失性存储单元进行数据交互，所述数据交互包括：

在所述相邻的下一个非易失性存储单元中的计算单元完成内存计算后，该非易失性存储单元向所述完成检测单元发送完成响应信号，以及在所述完成检测单元对所述响应信号进行处理后，所述完成检测单元向相邻的上一个非易失性存储单元发送寄存应答信号；

所述非易失性存储单元包括至少一组MRAM非易失性存储单元，所述MRAM非易失性存储单元包括：

差分放大读取电路/预充电读取电路，用于存储数据的可靠性读取；

写入完成检测电路，用于控制写电路关闭，所述写入完成检测电路具体用于检测MTJ的状态是否完成翻转，若MTJ状态与输入数据所要求的状态一致，关闭MTJ写入电路；

MTJ写入电路，用于改变MTJ器件的状态，将输入数据写入MTJ器件内；

并联连接的一对MTJ单元，所述MTJ单元与所述差分放大读取电路/预充电读取电路耦接和MTJ写入电路耦接。

2.根据权利要求1所述的异步电路，其特征在于，所述MTJ单元包括：一对并联的MTJ磁性隧道结以及与每个MTJ磁性隧道结耦接的一晶体管，所述MTJ磁性隧道结包括依次设置的参考层、隧穿层、自由层，所述MTJ磁性隧道结耦接的晶体管的漏端与所述预充电读取电路耦接，所述晶体管的控制端与所述MTJ写入电路耦接。

3.根据权利要求1所述的异步电路，其特征在于，还包括：组合逻辑单元，所述组合逻辑单元包括阈值门，用于四个变量以内的输入数据的逻辑计算。

4.根据权利要求3所述的异步电路，其特征在于，所述阈值门状态包括第一状态和第二状态，其中当输入信号中“1”的个数高于阈值门阈值，阈值门置为第一状态；当所有输入信号为“0”，阈值门置为第二状态；否则阈值门维持之前状态。

5.根据权利要求3所述的异步电路，其特征在于，所述非易失性存储单元包括两组MRAM非易失性存储单元，所述组合逻辑单元根据该两组MRAM非易失性存储单元输出的二维数组确定每个比特位存储的数据。

6.一种异步系统，其特征在于，包括：如权利要求1-5任一项所述的异步电路。