[发明专利]正交分频电路及其工作方法、CMOS结构的锁存器

权利要求书

1.一种正交分频电路，其特征在于，包括：

第一锁存器，所述第一锁存器具有第一输入端、第二输入端、第一输出端、第二输出端、以及第一时钟端和第二时钟端，所述第一时钟端和第二时钟端用于输入反相的时钟信号；

第二锁存器，所述第二锁存器具有第三输入端、第四输入端、第三输出端、第四输出端、以及第三时钟端和第四时钟端，所述第三时钟端和第四时钟端用于输入反相的时钟信号，且向所述第一时钟端和第三时钟端输入的时钟信号反相；

所述第一锁存器和第二锁存器均包括第一伪反相锁存器、第二伪反相锁存器和双稳态电路，所述第一伪反相锁存器包括第一PMOS晶体管、第一CMOS晶体管和第一NMOS晶体管，所述第二伪反相锁存器包括第二PMOS晶体管、第二CMOS晶体管和第二NMOS晶体管，其中，所述第一CMOS晶体管的漏端连接第一PMOS晶体管，所述第一CMOS晶体管的源端连接连接第一NMOS晶体管，所述第二CMOS晶体管的漏端连接第二PMOS晶体管，所述第二CMOS晶体管的源端连接第二NMOS晶体管，所述双稳态电路的两端分别与第一CMOS晶体管的输出端以及第二CMOS晶体管的输出端连接，并且，在所述第一锁存器的电路中，双稳态电路的两端还分别与第一输出端及第二输出端耦合，在所述第二锁存器的电路中，双稳态电路的两端还分别与第三输出端及第四输出端耦合；

与所述第一输入端和第四输出端连接的第一信号节点；

与所述第二输入端和第三输出端连接的第二信号节点；

与所述第一输出端和第三输入端连接的第三信号节点；

与所述第二输出端和第四输入端连接的第四信号节点。

2.如权利要求1所述的正交分频电路，其特征在于，在所述第一锁存器的电路中，第一CMOS晶体管的漏端通过第一PMOS晶体管与第一时钟端耦合，第一CMOS晶体管的源端通过第一NMOS晶体管与第二时钟端耦合，第一CMOS晶体管的输入端与第一输入端耦合，第一CMOS晶体管的输出端与第一输出端耦合，第二CMOS晶体管的漏端通过第二PMOS晶体管与第一时钟端耦合，第二CMOS晶体管的源端通过第二NMOS晶体管与第二时钟端耦合，第二CMOS晶体管的输入端与第二输入端耦合，第二CMOS晶体管的输出端与第二输出端耦合。

3.如权利要求1所述的正交分频电路，其特征在于，在所述第二锁存器的电路中，第一CMOS晶体管的漏端通过第一PMOS晶体管与第三时钟端耦合，第一CMOS晶体管的源端通过第一NMOS晶体管与第四时钟端耦合，第一CMOS晶体管的输入端与第三输入端耦合，第一CMOS晶体管的输出端与第三输出端耦合，第二CMOS晶体管的漏端通过第二PMOS晶体管与第三时钟端耦合，第二CMOS晶体管的源端通过第二NMOS晶体管与第四时钟端耦合，第二CMOS晶体管的输入端与第四输入端耦合，第二CMOS晶体管的输出端与第四输出端耦合。

4.如权利要求1所述的正交分频电路，其特征在于，在所述第一锁存器的电路中，第一PMOS晶体管的漏端连接电源电压，第一PMOS晶体管的源端连接第一CMOS晶体管的漏端，第一PMOS晶体管的栅极与第一时钟端耦合，第二PMOS晶体管的漏端连接电源电压，第二PMOS晶体管的源端连接第二CMOS晶体管的漏端，第二PMOS晶体管的栅极与第一时钟端耦合，第一NMOS晶体管的漏端接地，第一NMOS晶体管的源端连接第一CMOS晶体管的源端，第一NMOS晶体管的栅极与第二时钟端耦合，第二NMOS晶体管的漏端接地，第二NMOS晶体管的源端连接第二CMOS晶体管的源端，第二NMOS晶体管的栅极与第二时钟端耦合。

5.如权利要求1所述的正交分频电路，其特征在于，在所述第二锁存器的电路中，第一PMOS晶体管的漏端连接电源电压，第一PMOS晶体管的源端连接第一CMOS晶体管的漏端，第一PMOS晶体管的栅极与第三时钟端耦合，第二PMOS晶体管的漏端连接电源电压，第二PMOS晶体管的源端连接第二CMOS晶体管的漏端，第二PMOS晶体管的栅极与第三时钟端耦合，第一NMOS晶体管的漏端接地，第一NMOS晶体管的源端连接第一CMOS晶体管的源端，第一NMOS晶体管的栅极与第四时钟端耦合，第二NMOS晶体管的漏端接地，第二NMOS晶体管的源端连接第二CMOS晶体管的源端，第二NMOS晶体管的栅极与第四时钟端耦合。