[发明专利]3D存储器件及其读取方法

说明书

公开了一种3D存储器件及其读取方法，3D存储器件包括多个存储单元串，每个存储单元串包括多个存储单元，每个存储单元串最顶部存储单元连接至顶部选择管，顶部选择管连接至位线，存储单元串最底部的存储单元连接至底部选择管，读取方法包括：根据编程顺序对一存储单元串的多个存储单元依次进行编程；对一个存储单元进行读取操作时，根据存储单元的编程顺序向存储单元串施加不同的位线电压。本申请根据存储单元的编程顺序调整向存储单元串施加不同的位线电压，先编程的存储单元在读取时采用较大的位线电压，增大存储单元串上的电流，从而减小BPD效应引起的Vt正向漂移及展宽以增加读窗口边距，降低读干扰的影响。

技术领域

本发明涉及半导体的制造工艺领域，特别涉及三维存储器件及其读取方法。

背景技术

近年来，闪存(Flash Memory)存储器件的发展尤为迅速。闪存存储器件的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。为了进一步提高闪存存储器件的位密度(Bit Density)，同时减少位成本(Bit Cost)，三维的闪存存储器件(3DNAND)技术得到了迅速发展。图1a示出了3D存储器件的存储单元串的电路图，图1b示出存储单元串编程过程中各存储单元的操作状态的示意图。其中，存储单元串包括多个存储单元(MC1-MCn)，n为大于等于2的整数。每个存储单元串最顶部存储单元连接至顶部选择管TSG，所述顶部选择管连接至位线，存储单元串最底部的存储单元连接至底部选择管BSG。

对于3D存储器件的编程过程而言，其一般的编程顺序为从离底部选择管最近的存储单元开始编程，自下而上至离顶部选择管最近的存储单元结束，这个编程顺序可以称为典型编程顺序(Normal Program Sequence)或正向编程顺序。

参见图1b，存储单元串编程前，所有的存储单元被设置为擦除状态E。先对离底部选择管最近的存储单元MCn进行编程，此时其他存储单元为擦除状态E，存储单元MCn被编程后被设置为编程状态P。存储单元串上所有的存储单元依次被编程后，存储单元MC1-MCn均被设置为编程状态P。由于背景图像相关性(BPD，background pattern dependency)效应和干扰效应，存储单元MC1-MCn可具有稍有差异的阈值电压(Vt)。这会引起存储单元阈值电压(即，阈值电压差异)分布的加宽。增加存储单元之间的阈值电压差异可以降低单级单元或多级单元中的读取边距(read margin)，并且也可以对边距周期(margin in-cycling)和保持特性(retention characteristics)产生不利影响。

图2示出了由于BPD而导致的存储单元的阈值电压分布，实线表示存储单元MCn第一个被编程后的阈值电压分布，虚线表示所有存储单元正向编程后存储单元MCn的阈值电压分布。先编程的存储单元在验证和读取时，漏端电阻变化对存储单元的阈值电压造成正向偏移。越先编程的存储单元由BPD效应引起的阈值电压偏移越大。

参见图3a和图3b，在存储单元串编程结束后的读取过程中，对选定的存储单元进行读取操作时，在该选定的存储单元连接的字线上施加读取电压Vread，在其他未选定的存储单元连接的字线上施加通过电压Vread_pass。可以通过增加其他未选定的存储单元连接的字线上施加的通过电压(Vread_pass)，即在以其他未选定的存储单元连接的字线上施加增大的通过电压(Vread_pass+△Vpass)来改善BPD效应，虽然减小了BPD效应造成的阈值电压偏移(如图3b所示)，但是不可避免地会造成读干扰(read disturb)，以及增加读干扰的影响。

发明内容

鉴于上述问题，本发明的目的在于提供一种3D存储器件及其读取方法，根据存储单元的编程顺序改变存储单元读取时的位线电压，以改善BPD效应引起的阈值电压偏移。