[发明专利]一种存储设备的内存控制器系统和内存调度方法

说明书

本发明涉及一种内存控制器系统(100)，包括：调度模块(8)；其特征在于，数据缓冲模块(2)；全局定序缓冲模块(4)；以及链表控制模块(3)，用于接收并处理第一命令。该第一命令包括写入命令和读取命令。其中，链表控制模块(3)基于调度依赖关系创建有至少一个链表头，并通过比较第一命令与所述全局定序缓冲模块(4)中缓存的现有命令，来确定第一命令是否为依赖命中。如果第一命令为依赖命中，则链表控制模块(3)用于触发写入合并程序或读取程序。本发明还公开了用于存储设备的内存调度写入命令或读取命令的方法(200a和200b)。本发明还公开了用于执行原子操作的方法(300)和用于执行数据缓存的方法(400)。

技术领域

本发明总体上涉及内存管理技术领域，具体涉及一种存储设备的内存控制器和内存调度方法。

背景技术

现有技术中，在设计计算系统时，提高性能和降低功耗是须重点强调的两个共同目标。由于系统的主内存是程序运行需要的关键资源之一，因此它对系统性能和功耗都起着重要的作用。主内存的性能取决于其访问内容的方式。内存控制器的访问调度程序根据所采用的内存访问调度策略，而决定在每个动态随机存取存储器(DRAM)时钟周期内发出哪个命令。

根据现有的访问策略，以减少DRAM的延迟和功耗的方式来调度DRAM操作。以下现有技术参考文献中列举了其中一些示例：

US20100153636A1公开了一种用于内存访问的控制系统，其包括系统内存访问命令缓冲器、内存访问命令并行处理器、DRAM命令控制器和读取数据缓冲器。该系统内存访问命令缓冲器存储有多个系统内存访问命令。该内存访问命令并行处理器连接到该系统内存访问命令缓冲器，用于提取系统内存访问命令并将其解码为多个DRAM访问命令，将DRAM访问命令存储在DRAM库命令FIFO中，并且根据DRAM库优先级表执行优先级设置。DRAM命令控制器连接到内存访问命令并行处理器和DRAM，用于接收DRAM访问命令并将控制命令发送到DRAM。读取数据缓冲器连接到DRAM命令控制器和系统总线，用于存储读取数据并重新安排读取数据的序列。

US20060090044A1公开了一种内存控制器，其通过将读取/修改/写入(RMW)命令分解为单独且唯一的读取和写入命令，而不需要一起执行且仅需要以适当的顺序执行，从而优化RMW命令的执行。在最优选的实施例中，结合读取队列和写入队列在控制器中使用单独的RMW队列。在其他实施例中，控制器将RMW的读取和写入部分放置在读取和写入队列中，但是其中写入队列具有与写入队列中的RMW写入命令相关联的依赖性指示符，以确保控制器维护适当的执行顺序。在实施例中，内存控制器可以适当的执行顺序将RMW命令转换为读取和写入命令，以保持数据一致性。

前述参考文献旨在提供改进的内存控制器架构。然而，它们仍然有许多局限性和不足。例如，前述参考文献中的内存控制器必须维护基于年龄的矩阵(age-based matrix)或固定的读取/写入命令队列分配，以便通过基于年龄的调度策略来仲裁DRAM带宽。此外，上述参考文献独立地处理读取和写入命令，而没有转换存储器周期的能力。

因此，仍然需要一种能够克服上述问题和缺点的内存控制器系统。

发明内容

如下的本发明内容简述提供了对本发明的某些方面的基本理解。该内容简述不是本发明的广泛概述，其唯一的目的是以简化的形式呈现本发明的一些概念，作为后文中更详细描述的序言。

本发明的一个目的是提供一种内存控制器系统，该内存控制器系统实现了基于年龄和优先级的调度，而不需要维护基于年龄的矩阵。

本发明的另一个目的是提供一种内存控制器系统，其允许在读取和写入周期之间进行无缝转换以支持写入合并和读取捕捉(read snarfing)以提高性能。

本发明的又一个目的是提供一种内存控制器系统，其支持基于控制器的缓存以提高性能。

本发明的又一个目的是提供一种内存控制器系统，其支持基于控制器的原子操作。