[发明专利]具有快速数据存取的错误校正存储器装置

权利要求书

1.一种方法，其包括：

在包括存储器阵列的存储器装置处从主机装置接收读取命令；

至少部分地基于所述读取命令从所述存储器阵列读取第一数据；

对所述第一数据执行错误校正操作以获得第二数据和所述第一数据中的错误的指示符；以及

与执行所述错误校正操作的至少一部分并行地将所述第一数据和所述错误的所述指示符输出到所述主机装置。

2.根据权利要求1所述的方法，其进一步包括：

至少部分地基于所述第一数据中的所述错误在输出所述第一数据之后确定的时间处输出所述第二数据。

3.根据权利要求1所述的方法，其进一步包括：

至少部分地基于将所述错误的所述指示符输出到所述主机装置从所述主机装置接收指示所述存储器阵列的重新读取的第二读取命令；

至少部分地基于所述第二读取命令从所述存储器阵列读取第三数据；

对所述第三数据执行第二错误校正操作以获得第四数据；以及

将所述第四数据输出到所述主机装置。

4.根据权利要求1所述的方法，其中所述错误校正操作对应于单错误校正(SEC)操作。

5.根据权利要求4所述的方法，其中所述错误的所述指示符包括所述第二数据内的经校正单位错误的指示、所述第二数据内的未经校正错误的指示、所述第二数据内错误地翻转的位的指示，或其组合。

6.根据权利要求1所述的方法，其中所述错误校正操作对应于单错误校正双错误检测(SECDED)操作。

7.根据权利要求1所述的方法，其中所述错误的所述指示符包括所述第二数据内的经校正单位错误的指示、所述第二数据内检测到的双位错误的指示、所述第二数据内的未经校正错误的指示，或所述第二数据内错误地翻转的位的指示，或其组合。

8.一种设备，其包括：

存储器单元阵列，其各自包括电容存储元件；

接口，其被配置成从主机装置接收读取命令；

第一电路，其被配置成至少部分地基于所述读取命令从所述阵列读取第一数据；以及

第二电路，其与所述第一电路耦合且被配置成对所述第一数据执行错误校正操作以获得第二数据和所述第一数据中的错误的指示符，

其中所述接口被配置成向所述主机装置传送所述第一数据和所述第一数据中的所述错误的所述指示符。

9.根据权利要求8所述的设备，其中所述第二电路被配置成与所述接口将所述第一数据传送到所述主机装置并行地对所述第一数据执行所述错误校正操作。

10.根据权利要求8所述的设备，其进一步包括：

第一缓冲器，其与所述第一电路耦合且被配置成从所述第一电路接收所述第一数据；

第二缓冲器，其与所述第二电路耦合且被配置成从所述错误检测电路接收所述第二数据；以及

多路复用器，其与所述第一缓冲器、所述第二缓冲器和所述接口耦合，所述多路复用器被配置成至少部分地基于所述错误检测操作将来自所述第一缓冲器的所述第一数据或来自所述第二缓冲器的所述第二数据输出到所述接口。

11.根据权利要求8所述的设备，其进一步包括缓冲器，所述缓冲器与所述接口耦合且被配置成：

接收所述第一数据或所述第二数据；

将所述第一数据或所述第二数据存储在所述缓冲器处；以及

将所存储的第一数据或第二数据的子集串行地输出到所述接口。

12.根据权利要求11所述的设备，其进一步包括被配置成指示所述第一数据或所述第二数据的输出的寄存器，其中所述缓冲器被配置成至少部分地基于存储于所述寄存器中的值接收来自所述第一电路的所述第一数据或来自所述第二电路的所述第二数据。