[发明专利]用于存储器位单元的电压调节系统

说明书

公开了用于由逻辑供应电压轨动态地生成存储器位单元供应电压轨的系统、设备和方法。电路包括至少一个或多个比较器、控制逻辑和功率级电路。所述电路接收逻辑供应电压轨并且使用比较器将逻辑电压与阈值电压进行比较。来自比较器的比较信号耦接到控制逻辑。控制逻辑基于比较信号并且基于存储器位单元供应电压轨期望的可编程动态范围生成模式控制信号。模式控制信号被提供到由逻辑供应电压轨生成存储器位单元供应电压轨的功率级电路。存储器位单元供应电压轨的电压电平可高于、低于或与逻辑供应电压轨相同。

背景技术

相关技术描述

现代半导体芯片包括具有不同供应电压要求的多种电路和部件。例如，半导体芯片(例如，片上系统(SoC))包括诸如处理器和存储器位单元阵列的许多部件。应注意，处理器的供应电压在本文中称为“逻辑电压”。当前用于为存储器位单元供电的解决方案分为两大类。存储器位单元连接到逻辑电压，或者为存储器使用单独电压轨。将逻辑电压连接到存储器位单元电压会限制逻辑最大和最小电压，从而严重地影响系统性能。当使用单独电压轨时，单独轨可在外部或在内部生成。外部生成消耗封装和电路板资源，从而增加成本和复杂性。内部生成通常通过线性电压调节器实现，该线性电压调节器也需要高于最大期望存储器位单元电压的单独供应电压。这使得封装和管芯布局复杂化，并且需要额外的供应电压。而且，线性电压调节器在压降高的情况下是低效的。

附图说明

通过结合附图参考以下描述，可更好地理解本文描述的方法和机制的优点，在附图中：

图1是一般计算系统的一个实现方式的框图。

图2是计算系统的一个实现方式的框图。

图3是用于实现电压调节模块的电路的一部分的一个实现方式的框图。

图4是具有计算系统内的电压调节模块电路的一个实现方式的框图。

图5是根据一个实现方式的在电压调节模块中使用的功率级电路的图示。

图6是功率级电路的一个实现方式的图示。

图7示出相对于逻辑电压(V_DD)标绘的存储器电压(V_DDM)的不同实现方式的图表。

图8是用于确定两个供应电压轨中的哪一个具有更高电压的高电压(V_HIGH)选择器电路的一个实现方式的图示。

图9是示出用于基于一个或多个可编程阈值动态地调整从输入电压轨生成的输出电压轨的方法的一个实现方式的一般化流程图。

图10是示出用于生成具有比输入供应电压轨小的动态范围的输出供应电压轨的方法的一个实现方式的一般化流程图。

图11是示出用于在电压调节电路中动态地调整晶体管宽度的方法的一个实现方式的一般化流程图。

图12是示出存储电路表示的非暂时性计算机可读存储介质的一个实现方式的框图。

具体实施方式

在以下描述中，阐述了众多特定细节以提供对本文呈现的方法和机制的透彻理解。然而，本领域的普通技术人员应认识到，可在没有这些特定细节的情况下实践各种实现方式。在一些情况下，并未详细示出众所周知的结构、部件、信号、计算机程序指令和技术，以避免使本文所述的方法模糊。应了解，为了说明的简洁性和清晰性，附图中所示出的元件不一定按比例绘制。例如，元件的中的一些的尺寸可相对于其他元件放大。