[发明专利]三维铁电随机存取存储器（FERAM）

说明书

三维垂直存储器串阵列包括低成本、低功率或高密度且适用于SCM应用的高速铁电场效应晶体管(FET)单元。本发明的存储器电路提供随机存取能力。存储器串可以形成在衬底的平坦表面上方并且包括沿着相对于平坦表面的垂直方向纵向延伸的垂直栅极电极并且可以包括(i)栅电极之上的铁电层；(ii)栅极氧化物层；(iii)提供在栅极氧化物层之上的沟道层；以及(iv)嵌入氧化物层中并由氧化物层彼此隔离的导电半导体区域，其中栅电极、铁电层、栅极氧化物层、沟道层和每对相邻的半导体区域形成存储器串的储存晶体管，并且其中一对相邻的半导体区域充当储存晶体管的源极区域和漏极区域。

技术领域

本发明涉及存储器电路。特别地，本发明涉及包括以三维配置提供的存储器单元的高密度铁电随机存取存储器阵列。

背景技术

三维非易失性存储器电路(例如，NAND型闪速存储器电路)中的擦除操作典型地在逐块的基础上执行，这涉及较长的存取时间。此类存储器电路不适用于高速(～50ns)、高密度储存类存储器(SCM)应用。

例如，其他替代存储器电路包括：

(i)在允许适合SCM应用的逐位存取的同时，由英特尔公司和美光公司联合开发的3D XPoint存储器电路使用交叉点图案化(即对每个材料层进行图案化的双重曝光)，这在制造成本上过高。此外，此类3D XPoint存储器电路基于相变材料(PCM)，这会导致高泄漏电流，从而导致潜行路径(sneak path)的高功耗。需要选择器器件来减少来自潜行路径的泄漏电流，这增加了工艺和器件集成的复杂性。

(ii)美国专利10,249,370、10,121,554、10,121,553和9,892,800公开了三维垂直NOR型存储器串阵列，其需要复杂的X和Y图案化方案。由于NOR架构，功耗也很高。

铁电存储器电路提供了另一种替代。T.Ma在1998年9月16日提交的题为“铁电动态随机存取存储器(Ferroelectric Dynamic Random Access Memory)”的美国专利6,067,244公开了一种可用作存储器电路的铁电场效应晶体管(FeFET)，因为FeFET中的偶极矩可以通过电场以两种配置中的任一种对准。然而，例如常规的铁电材料(诸如基于锆钛酸铅(PZT)和钽酸锶铋(SBT)的那些铁电材料)不能提供高密度存储器电路。这是因为基于这些材料的FeFET中的铁电层必须至少有70nm厚。

然而，基于铪氧化物(HfO₂)的FeFET很有前景。美国专利申请公开2018/0366547A1(“Liu”)公开了FeFET的各种示例。例如，分别从Liu的公开内容中的图4A和图4B复制的图2a和图2b图示了示例性FeFET 1的编程状态。

如图2a和2b中所示，FeFET 1形成在p型衬底10上并且分别包括n⁺型源极区域101和n⁺型漏极区域102、沟道区域103、隧穿电介质层13、电荷储存区域12和栅电极11。电荷区域12包括铁电层120和顺电层121。顺电层121具有“量子阱”能带结构，这使得电荷捕获能力适合于数据储存应用。例如，顺电层121可以具有基底材料和电介质材料的交替层。例如，基底材料可以是Hf_1-xSi_xO₂——x的值在0.02和0.65之间，而电介质材料可以选自由铪氧化物、锆氧化物、钛氧化物、钛氮化物、钽氮化物、铝氧化物、钽氧化物及其任意组合组成的组。例如，衬底材料和电介质材料的交替层可以使用ALD工艺形成。

铁电层120可以包括碱土金属氧化物或过渡金属氧化物(诸如铪氧化物、锆氧化物或铪锆氧化物)，其具有或不具有选自由硅、铝、钇、锶、钆、镧及其任意组合组成的组的2-10％掺杂剂。铁电材料的一个示例是Hf_1-xSi_xO₂，x的范围在0.01和0.05之间。复合材料在制造工艺中还可包括氢原子。Liu公开了电荷储存区域12的厚度可以是1.0-30.0nm，厚度优选为5.0-15.0nm。