[发明专利]在低Tg

说明书

本发明涉及包含组分a)、b)和c)的组合物。组分a)是嵌段共聚物或嵌段共聚物的共混物。组分b)是选自由低聚无规共聚物b‑1)、低聚二嵌段共聚物b‑2)、低聚二嵌段共聚物b‑3)和至少这些中的至少两种的混合物组成的组的低T_g添加剂。组分c)是旋转浇注有机溶剂。本发明还涉及所述组合物在定向自组装中的用途。本发明进一步涉及新的低聚二嵌段共聚物b‑2)，其是嵌段A‑b)和嵌段B‑b)的低聚二嵌段共聚物，其中嵌段A‑b)是具有结构(III)和(IV)的重复单元的无规共聚物，和嵌段B‑b)是具有结构(V)和(VI)的重复单元的无规共聚物。

发明领域

本发明涉及嵌段共聚物和嵌段共聚物组合物以及使用该嵌段共聚物组合物来排列自组装嵌段共聚物(BCP)的微畴以形成用于形成接触孔或线和间隔阵列的自组装几何结构的新方法。这些组合物和方法可用于制造电子器件。

背景

嵌段共聚物的自组装是一种用于产生用于制造微电子器件的越来越小的图案化特征的方法，其中可以实现特征的纳米量级的临界尺寸(CD)。需要自组装方法以扩展微光刻技术的分辨能力，以用于重复例如接触孔阵列或柱阵列的特征。在传统的光刻方法中，可以使用紫外线(UV)辐射通过掩模曝光到涂覆在基底或分层基底上的光刻胶层上。正性或负性光刻胶都是有用的，它们还可以包含耐火元素，例如硅，以使用传统的集成电路(IC)等离子体工艺进行干显影。在正性光刻胶中，通过掩模透射的UV辐射会在光刻胶中引起光化学反应，使得曝露区域用显影剂溶液或通过传统的IC等离子体工艺去除。相反，在负性光刻胶中，通过掩模透射的UV辐射导致暴露于辐射的区域变得难以用显影剂溶液或通过传统的IC等离子体工艺去除。然后将例如栅极、通孔或互连件的集成电路特征蚀刻到基底或分层基底中，并去除剩余的光刻胶。当使用传统的光刻曝光工艺时，集成电路特征的特征尺寸是有限的。由于与像差、聚焦、邻近效应、最小可达到的曝光波长和最大可达到的数值孔径相关的限制，辐射曝光难以实现图案尺寸的进一步减小。大规模集成的需求导致器件中的电路尺寸和特征不断缩小。过去，特征的最终分辨率取决于用于曝光光刻胶的光的波长，这有其自身的局限性。采用基底上的图案化区域的定向(又名引导)自组装技术，例如使用嵌段共聚物成像的石墨外延和化学外延，是非常理想的用于提高分辨率同时减少CD变化的技术。这些技术可用于增强传统的UV光刻技术，或者在采用EUV、电子束、深UV或浸没式光刻的方法中实现更高的分辨率和CD控制。定向自组装嵌段共聚物包含抗蚀刻共聚单元的嵌段和高度可蚀刻的共聚单元的嵌段，当在基底上涂布、排列和蚀刻时，产生非常高密度图案的区域。

对于分别在图案化或非图案化基底区域上的嵌段共聚物膜的定向(引导)或非引导自组装，通常在覆盖中性层的该膜的退火期间发生该嵌段聚合物层的自组装过程。半导体基底上的该中性层可以是未图案化的中性层，或者在化学外延或石墨外延中，该中性层可以分别包含石墨外延或化学外延引导特征(通过上述UV光刻技术形成)。在嵌段共聚物膜的退火过程中，下面的中性层引导嵌段共聚物域的纳米相分离。一个实例是形成相分离的域，它们是垂直于下面的中性层表面的薄片或圆柱体。这些纳米相分离的嵌段共聚物域形成可通过蚀刻工艺(例如等离子体蚀刻)转移到基底中的预图案(例如线和间隔L/S)。在石墨外延或化学外延中，这些引导特征可指示图案校正和图案倍增。在未图案化的中性层的情况下，这会产生例如L/S或CH的重复阵列。例如，在传统的嵌段共聚物如聚(苯乙烯-b-甲基丙烯酸甲酯(P(S-b-MMA))中，其中两个嵌段在BCP-空气界面处具有相似的表面能，这可以通过在聚合物-基底界面处接枝或交联的非优先或中性材料层上对嵌段共聚物进行涂覆和热退火来实现。