[发明专利]用于具有更高阵列效率的3D相变存储器的阵列和CMOS架构

权利要求书

1.一种三维存储器，包括：

存储单元的顶部单元阵列；

存储单元的底部单元阵列；

多个字线，所述多个字线耦合至所述顶部单元阵列并耦合至所述底部单元阵列；

两组位线，所述两组位线包括耦合至所述顶部单元阵列的一组顶部单元位线和耦合至所述底部单元阵列的一组底部单元位线；

多个字线解码器，所述多个字线解码器通过多个字线触点耦合到所述字线，并且可操作用于选择性地激活所述字线；以及

两组位线解码器，所述两组位线解码器包括一组顶部单元位线解码器和一组底部单元位线解码器，所述一组顶部单元位线解码器通过多个顶部单元位线触点耦合到所述顶部单元位线，并且可操作用于选择性地激活所述顶部单元位线，并且所述一组底部单元位线解码器通过多个底部单元位线触点耦合到所述底部单元位线，并且可操作用于选择性地激活所述底部单元位线，

其中，所述多个字线解码器从所述底部单元阵列的第一边缘延伸并从所述底部单元阵列的第二边缘延伸，所述第二边缘与所述第一边缘相对，其中，所述多个字线解码器包括字线解码器的第一部分和字线解码器的第二部分，并且其中，所述字线解码器的第一部分相对于所述字线解码器的第二部分沿着平行于或基本平行于所述第一边缘和所述第二边缘的方向偏移。

2.根据权利要求1所述的三维存储器，其中，每组位线解码器从所述底部单元阵列的第三边缘延伸并从所述底部单元阵列的第四边缘延伸，所述第三边缘与所述第四边缘相对，其中，每组位线解码器包括位线解码器的第一部分和位线解码器的第二部分，并且其中，对于每组位线解码器，所述位线解码器的第一部分相对于所述位线解码器的第二部分沿着平行于或基本平行于所述第三边缘和所述第四边缘的方向偏移。

3.根据权利要求1所述的三维存储器，还包括在由所述字线解码器限定的二维区域上方或下方的区域中的附加存储单元。

4.一种三维存储器，包括：

存储单元的顶部单元阵列；

存储单元的底部单元阵列；

多个字线，所述多个字线耦合至所述顶部单元阵列并耦合至所述底部单元阵列；

两组位线，所述两组位线包括耦合至所述顶部单元阵列的一组顶部单元位线和耦合至所述底部单元阵列的一组底部单元位线；

多个字线解码器，所述多个字线解码器通过多个字线触点耦合到所述字线，并且可操作用于选择性地激活所述字线；以及

两组位线解码器，所述两组位线解码器包括一组顶部单元位线解码器和一组底部单元位线解码器，所述一组顶部单元位线解码器通过多个顶部单元位线触点耦合到所述顶部单元位线，并且可操作用于选择性地激活所述顶部单元位线，并且所述一组底部单元位线解码器通过多个底部单元位线触点耦合到所述底部单元位线，并且可操作用于选择性地激活所述底部单元位线，

其中，所述多个字线解码器包括字线解码器的第一部分、字线解码器的第二部分、字线解码器的第三部分和字线解码器的第四部分，其中，所述第一部分、所述第二部分、所述第三部分和所述第四部分沿着平行于或基本平行于第三边缘和第四边缘的方向顺序地定位，并且其中，所述字线解码器的顺序相邻的部分沿着平行于或基本平行于第一边缘和第二边缘的方向相对于彼此偏移。

5.根据权利要求4所述的三维存储器，其中，每组位线解码器从所述顶部单元阵列的与所述底部单元阵列的第三边缘平行的边缘延伸并从所述底部单元阵列的第四边缘延伸，所述第三边缘与所述第四边缘相对，其中，每组位线解码器包括位线解码器的第一部分和位线解码器的第二部分，并且其中，对于每组位线解码器，所述位线解码器的第一部分相对于所述位线解码器的第二部分沿着平行于或基本平行于所述第三边缘和所述第四边缘的方向偏移。

6.根据权利要求5所述的三维存储器，其中，所述顶部单元位线解码器和所述底部单元位线解码器被配置为与第二三维存储器共享。

7.根据权利要求4所述的三维存储器，还包括在由所述字线解码器限定的二维区域上方或下方的区域中的附加存储单元。