[实用新型]一种提升显示品质的栅极电路

说明书

本实用新型提供一种提升显示品质的栅极电路，包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、电容C1和电容C2。上述技术方案通过控制Q’节点的电压，使得晶体管T5和晶体管T7不发生漏电。Q节点没有了漏电路径，Q节点就不发生漏电，栅极线g(n)的输出波形就不会失真。本申请提供一个实现高清晰度的显示面板的解决方案，可以改善显示面板的显示品质，提升显示面板的观感，进而提高显示面板的竞争力。

技术领域

本实用新型涉及显示技术领域，尤其涉及一种提升显示品质的栅极电路。

背景技术

近年来，显示面板目前已进入产品多元化，由于产品的多样化应用与客端需求，显示面板在向着轻、薄、低功耗与低成本方面发展。其中，低成本与低功耗是相对重要得课题，

为了降低显示面板的制造成本并借以实现窄边框的目的，在制造过程中通常采用GIP(Gate in Panel，门面板)技术，直接将栅极电路(即GIP电路)集成于平板显示面板上。GIP电路的输出波形易受晶体管的漏电影响，从而导致GIP电路的输出波形出现失真的情况。失真的输出波形又会造成显示面板内显示区域的晶体管开启和关闭出现问题，从而导致显示面板的显示出现异常。

实用新型内容

为此，需要提供一种提升显示品质的栅极电路，解决栅极电路的输出波形易受晶体管的漏电影响的问题。

为实现上述目的，本实施例提供了一种提升显示品质的栅极电路及驱动方法，包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、电容C1和电容C2；

所述晶体管T1的控制端连接栅极信号Vg(n-4)，所述晶体管T1的输入端连接电压信号FW,所述晶体管T1的输出端分别连接晶体管T3的控制端、晶体管T4的控制端和晶体管T7的输入端，晶体管T1的输出端和晶体管T4的控制端相连接的线路上设置有第一节点；

所述晶体管T2的控制端连接到第一节点，所述晶体管T2的输入端连接电压信号FW，所述晶体管T2的输出端连接晶体管T8的输入端；

所述晶体管T3的输入端连接电容C2的第一极板，电容C2的第二极板连接时钟信号CKn，晶体管T3的输出端连接电压信号VGL；

所述晶体管T4的输入端连接时钟信号CKn，晶体管T4的输出端分别连接栅极信号Vg(n)和晶体管T6的输入端；

所述电容C1的第一极板连接晶体管T4的控制端，电容C1的第二极板连接晶体管T4的输出端；

晶体管T3的输入端和电容C2的第一极板相连接的线路上设置有第二节点，所述晶体管T5的控制端连接所述第二节点，晶体管T5的输入端连接所述第一节点，晶体管T5的输出端连接晶体管T8的输入端；

所述晶体管T6的控制端连接所述第二节点，晶体管T6的输出端连接电压信号VGL；

所述晶体管T7的控制端连接栅极信号Vg(n+4)，晶体管T7的输入端连接到第一节点和晶体管T4的控制端相连接的线路上，晶体管T7的输出端连接晶体管T9的输入端，晶体管T2的输出端还连接到晶体管T7的输出端和晶体管T9的输入端相连接的线路上；

所述晶体管T8的控制端连接所述第二节点，晶体管T8的输出端连接电压信号VGL；

所述晶体管T9的控制端连接栅极信号Vg(n+4)，晶体管T9的输出端连接电压信号VGL。

进一步地，所述晶体管T1的输入端、所述晶体管T2的输入端、所述晶体管T3的输入端、所述晶体管T4的输入端、所述晶体管T5的输入端、所述晶体管T6的输入端、所述晶体管T7的输入端、所述晶体管T8的输入端和所述晶体管T9的输入端均为漏极。