[实用新型]多比特寄存器、芯片和计算装置

说明书

本公开涉及多比特寄存器、芯片和计算装置。一种多比特寄存器，所述多比特寄存器包括：多个寄存器单元，每个寄存器单元用于存储一比特数据，并且所述多个寄存器单元彼此并联连接；时钟缓冲器，用于为所述多个寄存器单元提供时钟信号，其中所述多个寄存器单元布置成寄存器单元阵列，并且所述时钟缓冲器布置在所述寄存器单元阵列的中间位置处。

技术领域

本公开涉及半导体技术。具体来说，涉及一种多比特寄存器，以及包括该多比特寄存器的芯片和计算装置。

背景技术

在半导体技术中，寄存器应用非常广泛，可用于数字信号的寄存、移位、分频等。寄存器具有数据输入端和时钟输入端，以及数据输出端。可以通过数据输入端将数据写入到寄存器中，并且通过数据输出端从寄存器中读取数据。时钟输入端用于接收用以触发寄存器的时钟信号。常用的寄存器包括D触发器和锁存器，其中D触发器是时钟边沿触发，而锁存器是电平触发。

在一些应用中，需要使用一组寄存器来存储多比特数据。即，需要多个寄存器同步工作。为此，可以将多个寄存器的数据输入端和数据输出端并联连接，形成一组寄存器，并且用一个时钟缓冲器为该组寄存器提供时钟信号，从而构成一种多比特寄存器。

图1示出了根据现有技术的多比特寄存器100的示意图。多比特寄存器100用于存储多比特数据。

如图1所示，多比特寄存器100包括寄存器组110以及时钟缓冲器120。

寄存器组110包括并联连接的N个寄存器单元110-1，110-2，...，110-N，用于存储具有N位的多比特数据。其中，每个寄存器单元110-1，110-2，...，110-N用于存储一比特数据。例如，寄存器单元110-1用于存储多比特数据的第一位，寄存器单元110-2用于存储多比特数据的第二位，等等。N个寄存器单元110-1，110-2，...，110-N的数据输入端和数据输出端分别并联连接，从而同步地存储多比特数据的各个比特。

时钟缓冲器120用于为寄存器组110的N个寄存器单元110-1，110-2，...，110-N提供时钟信号。时钟缓冲器120从时钟信号端CK接收时钟信号，并且将该时钟信号进行缓冲后分别输入到N个寄存器单元110-1，110-2，...，110-N的时钟输入端，从而触发寄存器单元110-1，110-2，...，110-N锁存或读出数据。

如图1所示，在现有技术中，N个寄存器单元110-1，110-2，...，110-N通常布置成一列，并且时钟缓冲器120通常布置在N个寄存器单元110-1，110-2，...，110-N所形成的阵列的外围。即，如图1所示，时钟缓冲器120布置在形成一列的N个寄存器单元110-1，110-2，...，110-N的最上面或者最下面。

多比特寄存器的速度是非常重要的性能指标。需要对现有技术的多比特寄存器100的速度进行进一步的提高。因此存在对于新的技术的需求。

实用新型内容

本公开的目的之一是提供一种改进的多比特寄存器。

根据本公开的一个方面，提供了一种多比特寄存器，所述多比特寄存器包括：多个寄存器单元，每个寄存器单元用于存储一比特数据，并且所述多个寄存器单元彼此并联连接；时钟缓冲器，用于为所述多个寄存器单元提供时钟信号，其中所述多个寄存器单元布置成寄存器单元阵列，并且所述时钟缓冲器布置在所述寄存器单元阵列的中间位置处。

在一种实现方式中，所述多个寄存器单元和所述时钟缓冲器布置成一列。

在一种实现方式中，所述时钟缓冲器布置在所述列的基本上正中位置处。

在一种实现方式中，所述多个寄存器单元和所述时钟缓冲器布置成矩阵状结构。

在一种实现方式中，所述时钟缓冲器布置在所述矩阵状结构的基本上正中位置处。