[实用新型]多比特寄存器、芯片和计算装置有效
| 申请号： | 202022730525.4 | 申请日： | 2020-11-23 |
| 公开（公告）号： | CN214253203U | 公开（公告）日： | 2021-09-21 |
| 发明（设计）人： | 田文博;范志军;杨作兴;李楠;孔维新 | 申请（专利权）人： | 深圳比特微电子科技有限公司 |
| 主分类号： | G06F9/30 | 分类号： | G06F9/30 |
| 代理公司： | 中国贸促会专利商标事务所有限公司 11038 | 代理人： | 郭万方 |
| 地址： | 518000 广东省深圳市高*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 比特 寄存器 芯片 计算 装置 | ||
1.一种多比特寄存器，其特征在于，所述多比特寄存器包括：
多个寄存器单元，每个寄存器单元用于存储一比特数据，并且所述多个寄存器单元彼此并联连接；
时钟缓冲器，用于为所述多个寄存器单元提供时钟信号，其中
所述多个寄存器单元布置成寄存器单元阵列，并且所述时钟缓冲器布置在所述寄存器单元阵列的中间位置处。
2.根据权利要求1所述的多比特寄存器，其特征在于，所述多个寄存器单元和所述时钟缓冲器布置成一列。
3.根据权利要求2所述的多比特寄存器，其特征在于，所述时钟缓冲器布置在所述列的基本上正中位置处。
4.根据权利要求1所述的多比特寄存器，其特征在于，所述多个寄存器单元和所述时钟缓冲器布置成矩阵状结构。
5.根据权利要求4所述的多比特寄存器，其特征在于，所述时钟缓冲器布置在所述矩阵状结构的基本上正中位置处。
6.根据权利要求4或5所述的多比特寄存器，其特征在于，在所述矩阵状结构中，在所述时钟缓冲器和所述多个寄存器单元之间连接有时钟信号连线，使得从所述时钟缓冲器向所述多个寄存器单元中的至少一部分寄存器单元通过两条或多条路径提供时钟信号。
7.根据权利要求6所述的多比特寄存器，其特征在于，在所述矩阵状结构中，所述时钟缓冲器和所述多个寄存器单元之中相邻的任意两个之间均直接连接有时钟信号连线。
8.根据权利要求4或5所述的多比特寄存器，其特征在于，所述矩阵状结构的行数与列数之比大于或等于0.5且小于或等于3。
9.一种芯片，其特征在于，所述芯片包括根据权利要求1-8中任一项所述的多比特寄存器。
10.一种计算装置，其特征在于，所述计算装置包括根据权利要求9所述的芯片。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳比特微电子科技有限公司，未经深圳比特微电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202022730525.4/1.html，转载请声明来源钻瓜专利网。
