[实用新型]一种SiC双沟槽型MOSFET器件

说明书

本实用新型公开了一种SiC双沟槽型MOSFET器件，所述器件的有源区的原胞结构从下至上依次为漏极、n+衬底、n‑漂移层、p基区、n+层、栅极、绝缘层以及源极；在原胞结构中设置有两个沟槽，两个沟槽在有源区为对称结构。本申请通过在原胞结构中设置两个沟槽，从而提高了器件的可靠性，增强了器件击穿电压；可以满足制造高压、大电流功率碳化硅MOSFET模块的需求。

技术领域

本实用新型涉及半导体器件技术领域，尤其是涉及一种SiC双沟槽型MOSFET器件。

背景技术

与硅相比，碳化硅具有良好的物理性能，如带隙约是硅的3倍，击穿电场强度约是硅的10倍，热导率约是硅的3倍。利用这种物理特性，可以实现一种低损耗、高工作温度的半导体器件。当负载发生短路时，使用碳化硅的MOSFET(金属氧化物半导体场效应晶体管)被打开，在MOSFET的漏极和源极之间施加高压。当在漏极和源极之间施加高压时，MOSFET就会发生击穿。MOSFET的击穿被认为是由于大电流流动引起的热效应产生所导致的。为了避免MOSFET的击穿，需要延长从负载短路到MOSFET击穿的时间，需要提高短路承受能力。

目前在高温大电流模块领域，主要问题在于碳化硅功率器件一致性差，可靠性低，本发明采用双沟道结构，大幅度提升器件可靠性。

公开于该背景技术部分的信息仅仅旨在加深对本实用新型的总体背景技术的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。

实用新型内容

本实用新型的目的在于提供一种SiC双沟槽型MOSFET器件，以解决现有技术中存在的问题。

为了实现上述目的，本实用新型采用以下技术方案：

本实用新型提供一种SiC双沟槽型MOSFET器件，所述器件的有源区的原胞结构从下至上依次为漏极、n+衬底、n-漂移层、p基区、n+层、栅极、绝缘层以及源极；在原胞结构中设置有两个沟槽，两个沟槽在有源区为对称结构。

作为一种进一步的技术方案，所述沟槽下的p+区与所述源极及所述p基区电连通。

作为一种进一步的技术方案，所述p基区的掺杂浓度在1E15-5E17cm-³之间，p基区的厚度为0.2-3μm。

作为一种进一步的技术方案，所述n+层的掺杂浓度大于1E19cm-³，n+层的厚度为0.2-2μm。

作为一种进一步的技术方案，所述沟槽的沟槽底部的p型掺杂区与所述p基区通过沟槽的侧壁掺杂进行电连通。

作为一种进一步的技术方案，所述n-漂移层与所述p基区之间设置有电流分散区。

采用上述技术方案，本实用新型具有如下有益效果：

本申请通过在原胞结构中设置两个沟槽，从而提高了器件的可靠性，增强了器件击穿电压；可以满足制造高压、大电流功率碳化硅MOSFET模块的需求。

附图说明

为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图是本实用新型的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1本发明的SiC双沟槽型MOSFET器件元胞结构示意图；

图标：1-源极，2-绝缘层，3-n+层，4-p基区，5-栅极，6-沟槽，7-电流分散区，8-p+区，9-n-漂移层，10-n+衬底，11-漏极。

具体实施方式