[实用新型]一种具有深能级掺杂的肖特基二极管

说明书

本实用新型公开了一种具有深能级掺杂的肖特基二极管，其包括衬底以及形成于衬底表面的外延层，所述外延层上设有若干个沟槽，每一沟槽内侧壁和底部形成有栅氧化层，该沟槽内填充有多晶硅，且所述多晶硅覆盖在多个沟槽内的栅氧化层上，每一沟槽旁形成有深能级杂质层，所述深能级杂质层以及沟槽上表面形成有金属层。本实用新型肖特基二极管中每一沟槽旁形成有深能级杂质层，深能级杂质层以及沟槽上表面形成有金属层，在常温情况下，深能级杂质层中的杂质未能完全激活，二极管势垒较低，正向压降也比较低；而在高温情况下，杂质大部分激活，可以有效提高肖特基二极管的势垒高度，降低肖特基二极管高温漏电流，进而降低器件功耗。

技术领域

本实用新型涉及半导体器件技术领域，更具体地涉及一种具有深能级掺杂的肖特基二极管。

背景技术

众所周知，以实用新型人肖特基博士(Schottky)命名的肖特基二极管，是利用金属与半导体接触形成的金属－半导体势垒原理制作的，是一种低功耗、大电流、超高速半导体器件，其显著的特点为反向恢复时间极短(可以小到几纳秒)，正向导通压降仅0.4V左右，而整流电流却可达到几千安培。

由于肖特基二极管自身的势垒降低效应，肖特基在高压时会产生较大的漏电流，这是限制肖特基二极管在高压领域应用的主要原因。近年来随着TMBS(沟槽栅肖特基二极管)的成功市场化，肖特基电压应用范围已经可以达到300V，相比平面栅肖特基二极管，沟槽栅结构有效的抑制了肖特基的表面势垒降低效应，降低了器件漏电流，但在高温情况下，沟槽栅肖特基二极管的漏电仍可以达到及时mA，相比于PN结器件uA级别的漏电要高很多，严重影响系统功耗，增加系统散热成本。

为了获得低漏电高可靠性器件，一种较为常见的方法为采用高势垒金属材料，譬如铂金属，常温下器件漏电0.1uA左右，高温125℃下漏电也只有0.5mA左右，相比于低势垒金属漏电低很多，但高势垒器件具有高的导通压降，器件的导通损耗也比较大，同样系统的散热不利。而另外一种常用的方法是采用P型离子注入的方法对肖特基势垒进行调整，在肖特基金属接触的硅表面注入一层薄的高浓度P型杂质，如BF2，这种方法可以有效增加器件势垒的高度，降低器件的漏电流，但同样的，这种方法也是通过增加肖特基势垒来降低漏电流，器件的正向压降也会升高。

鉴于此，有必要提供一种可获得较低的漏电流且不影响器件常温时的正向压降的具有深能级掺杂的肖特基二极管以解决上述缺陷。

实用新型内容

本实用新型所要解决的技术问题是提供一种可获得较低的漏电流且不影响器件常温时的正向压降的具有深能级掺杂的肖特基二极管。

为解决上述技术问题，本实用新型提供一种具有深能级掺杂的肖特基二极管，包括衬底以及形成于衬底表面的外延层，所述外延层上设有若干个沟槽，每一沟槽内侧壁和底部形成有栅氧化层，该沟槽内填充有多晶硅，且所述多晶硅覆盖在多个沟槽内的栅氧化层上，每一沟槽旁形成有深能级杂质层，所述深能级杂质层以及沟槽上表面形成有金属层。

其进一步技术方案为：所述深能级杂质层的掺杂元素包括10-150kev的In。

其进一步技术方案为：所述深能级杂质层的掺杂元素包括10-150kev的Ti。

其进一步技术方案为：所述深能级杂质层的掺杂元素包括10-150kev的Zn。

其进一步技术方案为：所述深能级杂质层的掺杂元素包括In、Ti和Zn中的至少两种。

其进一步技术方案为：所述沟槽的深度为0.5um-5um。