[实用新型]一种多芯粒集成的封装结构

说明书

本实用新型公开了一种多芯粒集成的封装结构，包括被塑封层塑封的若干芯粒，与被塑封的芯粒触点电连接的芯粒互联结构，设置于芯粒互联结构完成芯粒触点电连接的另一侧设置的布线引出结构以及设置于布线引出结构对应焊盘处的锡球，所述芯粒的触点包括需要进行相互间互联的第一触点以及用于直接引出的第二触点，在芯粒互联结构上形成芯粒间所需互联的第一触点间的连通槽以及能够将第二触点引出的引出槽，连通槽和引出槽内均填充金属种子。采用本实用新型的设计方案，在封装结构上更加简便，且弥补了传统扇出型封装中RDL布线工艺精度不足、无法进行超精密互联的缺点。

技术领域

本实用新型涉及半导体封装技术领域，特别是一种多芯粒集成的封装结构。

背景技术

随着芯片的前段制造技术不断发展，技术节点已经更新至7nm/5nm甚至更小，逐渐逼近物理极限，芯片的前段制造工艺变得极度复杂，其制造良率也逐渐降低并且制造成本大幅攀升。为了更进一步优化芯片的设计和前段制造流程，并有效控制整体成本，业界逐渐开始将原本的单芯片SoC模式转变为chiplet模式即“小芯粒”模式，它将原本的一个单芯片分解为多个“小芯粒”(chiplet)进行设计，根据每个芯粒的属性灵活选用合适的工艺节点来进行前段制造，然后再将这些制造好的“小芯粒”进行集成封装从而构建成一个类似于单芯片的功能模组。对于这种基于chiplet芯粒的方法，如何将多个不同种类的“小芯粒”集成封装在一起实现高速及高带宽互联、并且共同构成一个功能强大且体积功耗又比较小的系统，成为半导体芯片封装领域的一大挑战。

目前针对高密度的多芯粒集成封装，业界常采用硅穿孔(TSV)、硅转接板(Siinterposer)等方式进行，把芯粒的超精细引脚进行引出和有效互联从而形成一个系统，但该技术的成本比较高，局限了它的应用范围。扇出型封装技术采用重构晶圆(recon wafer)与RDL重新布线的方式为实现多芯片的集成封装提供了很好的平台，但是扇出型封装中的RDL重新布线制作方法的工艺精度有限(最小线宽通常为2～5um或以上)，无法对小芯粒之间的的精密信号引脚进行低延时、高密度互联以实现高速、高带宽的目的。

实用新型内容

实用新型目的：本实用新型的目的在于解决现有的基于芯粒的布线引出结构不合理的问题。

技术方案：为解决上述问题，本实用新型提供以下技术方案：

一种多芯粒集成的封装结构，包括被塑封层塑封的若干芯粒，与被塑封的芯粒触点电连接的芯粒互联结构，设置于芯粒互联结构完成芯粒触点电连接的另一侧设置的布线引出结构以及设置于布线引出结构对应焊盘处的锡球，所述芯粒的触点包括需要进行相互间互联的第一触点以及用于直接引出的第二触点，在芯粒互联结构上形成芯粒间所需互联的第一触点间的连通槽以及能够将第二触点引出的引出槽，连通槽和引出槽内均填充金属种子。

芯粒的触点分为两类，一类是需要互联的第一触点，它是要与别的芯粒进行互联的那些信号引脚处的凸点，位于芯粒的边沿处(与其它的芯粒相邻)；另一类是需要直接引出的第二触点，这是芯粒上剩余的那些需要引出的引号引脚的凸点。

金属种子通常为Ti，Cu等金属。

进一步地，所述芯粒互联结构包括至少两层介电层，第一介电层形成若干能够引出第一触点和第二触点的第一凹槽，第二介电层形成能够将芯粒间需要互联的第一触点进行连通的第二凹槽以及直接引出的第三凹槽，所需互联的第一触点对应的第一凹槽和第二凹槽构成连通槽，直接引出的第二触点对应的第一凹槽和第三凹槽构成引出槽。

芯粒互联结构是通孔与互联一体化的结构，其工艺步骤简洁，可以制作亚微米量级的互联线(线宽0.4～1um甚至更小)将芯粒上的需要互联的第一触点进行电学连接，用于芯粒间的高速、高带宽互联。

进一步地，布线引出结构包括至少一层重新布线层，重新布线层包括第三介电层以及在第三介电层上形成的对应于引出槽内填充金属种子后形成金属触点的第四凹槽，并在第四凹槽内填充金属种子，形成在第三介电层的外表面的金属焊盘。