[实用新型]一种共享缓存的双路DRAM存储FPGA板卡

说明书

本实用新型属于计算机硬件技术领域，尤其涉及一种共享缓存的双路DRAM存储FPGA板卡。包括PCIE接口，FPGA，第一/第二CPLD，第一/第二DRAM，第一/第二SRAM，电源模块，第一/第二JTAG接口，第三JTAG接口；还包括电源模块、外部编程器、时钟信号发生器；电源模块与FPGA、第一/第二CPLD连接，电源模块与第一/第二DRAM、第一/第二SRAM连接；PCIE接口将计算机主板提供的100M时钟信号发送给FPGA，FPGA将时钟信号提供给第一CPLD和第二CPLD，第一CPLD将时钟信号提供给第一DRAM和第一SRAM，第二CPLD将时钟信号提供给第二DRAM和第二SRAM。本实用新型以两个DRAM作为主存，利用两个CPLD实现存储控制，减少FPGA用于存储控制的硬件和引脚资源，并且两个CPLD互连，通过共享SRAM缓存进一步提高存储资源利用率和访存效率。

技术领域

本实用新型属于计算机硬件技术领域，尤其涉及一种共享缓存的双路DRAM存储FPGA 板卡。

背景技术

在计算机技术领域，包含GPU和FPGA等算法加速器的异构并行体系结构提供了更高的计算效能，已经成为十分重要的高性能计算系统体系结构。其中，FPGA作为可重构编程器件，能够实现定制的硬件逻辑，与CPU或GPU相比，在单位功耗下能够提供更高的计算性能。然而，为了支持外部数据访问，一方面需要在FPGA内部实现复杂的存储控制逻辑，降低了可用于实现算法逻辑的硬件资源，限制了FPGA内部并行计算单元的数量；另一方面，外部存储器需要占用了FPGA的大量引脚资源，限制了可连接的外部存储器数量。

实用新型内容

本实用新型的目的在于，针对现有技术的上述问题，提供一种共享缓存的双路DRAM 存储FPGA板卡，减少用于存储控制的硬件和引脚资源，提高存储资源利用率和访存效率。

为实现上述目的，本实用新型采用如下技术方案。

一种共享缓存的双路DRAM存储FPGA板卡，包括PCIE接口、FPGA、第一CPLD、第二CPLD、第一DRAM、第二DRAM、第一SRAM、第二SRAM、电源模块、第一JTAG接口、第二JTAG接口、第三JTAG接口；还包括电源模块、外部编程器、时钟信号发生器；

所述电源模块与FPGA、第一CPLD、第二CPLD连接以提供5V电源，电源模块与第一DRAM、第二DRAM、第一SRAM、第二SRAM连接以提供1.5V电源；

其中，第一JTAG接口连接FPGA，第二JTAG接口连接第一CPLD，第三JTAG接口连接第二CPLD；

所述外部编程器通过第一JTAG接口对FPGA编程，通过第二JTAG接口对第一CPLD编程，通过第三JTAG接口对第二CPLD编程；

所述PCIE接口将计算机主板提供的100M时钟信号发送给FPGA，FPGA将时钟信号提供给第一CPLD和第二CPLD，第一CPLD将时钟信号提供给第一DRAM和第一SRAM，第二 CPLD将时钟信号提供给第二DRAM和第二SRAM。

对前述共享缓存的双路DRAM存储FPGA板卡的进一步改进还包括，所述第一CPLD、第二CPLD通过I/O引脚连接，以构成共享SRAM存储空间，提高缓存空间的利用率。

对前述共享缓存的双路DRAM存储FPGA板卡的进一步改进还包括，所述CPLD作为存储控制器构建双通道DRAM存储结构，以降低FPGA用于访存的逻辑资源使用量，提高访存并行性。

其有益效果在于：

本实用新型的共享缓存的双路DRAM存储FPGA板卡，以两个DRAM作为主存，利用两个CPLD实现存储控制，减少FPGA用于存储控制的硬件和引脚资源，并且两个CPLD互连，通过共享SRAM缓存进一步提高存储资源利用率和访存效率。

附图说明