[实用新型]一体成型式双线圈耦合电感

说明书

本实用新型揭示了一种一体成型式双线圈耦合电感，包括一块电感磁体以及埋设于电感磁体内部的电感导体，电感磁体与电感导体一体成型，电感导体包括两个上下层叠设置的耦合线圈，两个耦合线圈间共轴且二者平行设置于电感磁体内部；每个耦合线圈均由一根导线盘绕而成，每个耦合线圈的两端引脚均伸出于电感磁体外部且弯折贴合于电感磁体的外表面。本实用新型由两个相同或不同的耦合线圈上下堆叠、再模压成型而成，其内部的两个耦合线圈交叉设置且二者均具有完全闭合的磁路，使得最终加工获得的耦合电感成品的磁路特性得到了保证，屏蔽效果良好，耦合系数约在0.6~0.8之间、耦合性强。

技术领域

本实用新型涉及一种耦合电感器件，具体而言，涉及一种一体成型式双线圈耦合电感，属于电感加工技术领域。

背景技术

电感是电子设备中最为常见的一种元器件，同时也是电路中的重要组件之一，被广泛地使用于各类电路中，可以达到滤波、储能、匹配、谐振之功用。常见的电感大多为组合式的结构，由线圈、磁芯中柱及外壳三部分组成，在这类电感的组装过程中，需要先将线圈套设于磁芯中柱上，随后将磁芯中柱放入外壳内，再通过焊接或粘接的方式将各部分组合在一起，最终完成电感的组装。

伴随着近年来计算机通信技术的不断发展，各类硬件设备的更新迭代日益频繁。以服务器整机的制造加工为例，对其中所使用到的功率型电感的要求也愈发严苛，包括高频、低DCR（直流电阻）、大电流、低EMI（电磁干扰）、高可靠性等，在诸如上述的要求下，现有电感的各项缺陷开始逐渐显现。

首先，绝大多数现有的电感器件由于其结构设计的原因，都不具备完全闭合的磁路，这也就导致这些电感器件的屏蔽效果不佳、耦合性差。

其次，由于现有电感器件为组合式的设计且整体结构较为繁复，在加工过程中，对于器内部线圈的点焊加工很容易出现虚焊、漏焊的情况，从而大大增加了接触电阻的可能，不仅会导致电感器件的可靠性降低，而且还会使得器件整体的直流电阻变大。而且，这些组合式的电感器件在实际使用过程中，通入大电流时，在高频率环境下，极易出现内部元件的抖动问题，进而产生严重的噪音。

综上所述，如何在现有技术的基础上，提出一种能够有效解决上述问题的、全新的耦合电感，在保证其应用可靠性的前提下，提升其屏蔽效果、增强其耦合性，也就成为了目前本领域内技术人员所亟待解决的问题。

实用新型内容

鉴于现有技术存在上述缺陷，本实用新型的目的是提出一种一体成型式、内部带有双线圈的耦合电感，具体如下。

一种一体成型式双线圈耦合电感，包括一块电感磁体以及埋设于所述电感磁体内部的电感导体，所述电感磁体与所述电感导体一体成型，所述电感导体包括两个上下层叠设置的耦合线圈，两个所述耦合线圈间共轴且二者平行设置于所述电感磁体内部；每个所述耦合线圈均由一根导线盘绕而成，每个所述耦合线圈的两端引脚均伸出于所述电感磁体外部且弯折贴合于所述电感磁体的外表面。

优选地，所述电感磁体整体为立方体结构或圆柱体结构。

优选地，所述电感磁体整体为立方体结构，每个所述耦合线圈的两端引脚由所述电感磁体的外周侧伸出并弯折贴合于所述电感磁体的上端面。

优选地，每根所述导线的中段部分绕制形成一个闭合的环状结构，每根所述导线的两端部分共线设置且打扁压平作为所述耦合线圈的两端引脚。

优选地，每根所述导线的横截面呈圆形或矩形。

优选地，每根所述导线的横截面呈扁平状矩形，由所述导线绕制形成的耦合线圈为扁平线圈。

优选地，每根所述导线的中段部分的绕制圈数不少于3/2圈。

优选地，所述电感导体包括第一耦合线圈及所述第二耦合线圈，所述第一耦合线圈与所述第二耦合线圈上下层叠设置，且所述第一耦合线圈与所述第二耦合线圈二者的两端引脚交叉、二者两端引脚的中心轴线在水平面上的投影相交。