[发明专利]快速筛选极端PVT角对应极端RC角的方法、装置及电子设备

说明书

本发明的实施例公开了一种快速筛选极端PVT角对应极端RC角的方法、装置及电子设备，涉及集成电路技术领域，用以在硬宏余量仿真中节省仿真时间，提高仿真结果准确度。所述方法包括：搭建两种以上不同逻辑电路，画出对应版图并从中抽取寄生参数网表；基于预先选定的PVT角，遍历所有RC角构建工艺组合，并利用所述寄生参数网表对所述两种以上不同逻辑电路进行仿真；测量每个电路在每种工艺组合下的延时；对同一电路在不同RC角下的延时做归一化处理，并将同一RC角下不同电路的延时进行相加，得到与RC角一一对应的延时加和；将所述延时加和按大小进行排序；根据所述延时加和的排序确定所述预先选定的PVT角对应的极端RC角。本发明适用于硬宏余量仿真场合。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种快速筛选极端PVT角对应极端RC角的方法、装置、电子设备及存储介质。

背景技术

数字后端集成电路(IC)设计中，宏单元(Macro)是设计中最常见的单元。Macro是一个宽泛的概念，通常我们把它分为硬宏(Hard Macro)和软宏(Soft Macro)。Hard Macro是指特定的功能模块，例如包括存储器(Memory)、锁相环PLL、锁相环DLL等各种IP核，即用于专用集成电路(ASIC)或现场可编程逻辑阵列(FPGA)中的预先设计好的电路功能模块，Hard Macro的逻辑在其本身内部已经集成好，根据工艺库进行调用即可。

当一个Hard Macro完成了电路搭建和版图(1ayout)布局布线之后，需要对该Macro进行各种极端PVT corner(PVT角)的后仿真，来验证它是否正常工作，以及时序性能是否满足。在Hard Macro内部，有很多条时序路径(timing path)，不同时序路径之间会存在先后时序关系，而我们希望这些时序路径在所有极端工作条件下，都能够正常工作，时序关系都能满足，甚至要有足够的时间余量。

对Macro做后仿真就需要从.gds(Graphic Design System，图形设计系统)文件中提取寄生参数网表.dspf(Detailed Standard Parasitic Format，详细标准寄生格式)，随着工艺节点的缩小，寄生参数网表RC(电阻电容)类型越来越多样化(包括：typical(平均值)、cbest(电容最小)、cworst(电容最大)、rcbest(耦合电容最大)、rcworst(耦合电容最小)、Cbest_CCbest、RCbest_CCbest、Cworst_CCworst、RCworst_CCworst…)，RC类型与温度又可以组合出很多种RC corner(RC角，例如：typical_0c、typical_25c、typical_100c…)。这些RC corner再与PVT corner组合，会形成更多种情况。如果对所有PVT corner和RCcorner进行仿真，仿真工作量会很大，也很浪费时间。因此我们需要对极端PVT corner筛选出对应的极端RC corner，只对筛选出的极端情况进行仿真即可。

对于传统平面工艺而言，RC寄生参数很简单，极端RC corner只有RCbest和RCworst，不需要去特意筛选。随着工艺的发展，RC corner类型越来越多，目前基本都是凭借经验筛选，没有量化的选择方法，选择方式比较粗糙，仿真结果不够准确。

发明内容

有鉴于此，本发明实施例提供一种快速筛选极端PVT角对应极端RC角的方法、装置、电子设备及存储介质，以在硬宏余量仿真中对于不同极端PVT corner，能够快速准确的筛选出对应的极端RC corner，节省仿真时间，提高仿真结果准确度。

第一方面，本发明实施例提供一种快速筛选极端PVT角对应极端RC角的方法，包括：

搭建两种以上不同逻辑电路，画出对应版图并从中抽取寄生参数网表；

基于预先选定的PVT角，遍历所有RC角构建工艺组合，并利用所述寄生参数网表对所述两种以上不同逻辑电路进行仿真；

测量每个电路在每种工艺组合下的延时；