[发明专利]一种ATE设备各通道芯片相对延时测量校准方法及装置

权利要求书

1.一种ATE设备各通道芯片相对延时测量校准方法，其特征在于，包括：

(1)Driver0端口输出电脉冲信号至Receiver0、Receiver1、…、ReceiverN-1以及ReceiverN；

(2)对电脉冲信号经过的各通道的路径作等长处理；

(3)计算延时参数；

(4)将步骤(3)计算出的延时参数输入FPGA，进行延时矫正补偿。

2.根据权利要求1所述的一种ATE设备各通道芯片相对延时测量校准方法，其特征在于，所述对电脉冲信号经过的各通道的路径作等长处理的方法为对ATE设备外接一个等长板卡，各通道信号经过板卡时等长处理，使Driver0的信号传输至Receiver0、Receiver1、…、ReceiverN-1以及ReceiverN等长。

3.根据权利要求1所述的一种ATE设备各通道芯片相对延时测量校准方法，其特征在于，所述步骤(3)计算的延时参数包括：

(3.1)、在Receiver0、Receiver1、…、ReceiverN-1以及ReceiverN端口分别测量Receiver0、Receiver1、…、ReceiverN-1以及ReceiverN的延时值T0、T1、…、TN-1以及TN；

(3.2)、计算各通道Receiver1、Receiver2、…、ReceiverN-1以及ReceiverN相对于通道Receiver0的延时差值ΔT1、ΔT2、…、ΔTN-1、ΔTN。

4.根据权利要求1所述的一种ATE设备各通道芯片相对延时测量校准方法，其特征在于，所述计算Receiver0、Receiver1、…、ReceiverN-1以及ReceiverN的延时值T0、T1、…、TN-1以及TN的方法为TMU算法。

5.根据权利要求3所述的一种ATE设备各通道芯片相对延时测量校准方法，其特征在于，所述延时差值ΔT1、ΔT2、…、ΔTN-1、ΔTN的计算方法具体为ΔT1＝T1-T0、ΔT2＝T2-T0、…、ΔTN＝TN-T0。

6.根据权利要求1所述的一种ATE设备各通道芯片相对延时测量校准方法，其特征在于，所述FPGA内设延时矫正单元对延时进行矫正补偿。

7.一种ATE设备各通道芯片相对延时测量校准装置，其特征在于，包括：

等长板卡，外接于ATE设备，用于确保各通道信号经过等长板卡时等长处理，并且将Driver0输出的信号同时发送至Receiver0、Receiver1、…、ReceiverN-1以及ReceiverN；

TMU延时参数测量模块，设置于ATE设备的FPGA芯片内，用于测量各通道Receiver0、Receiver1、…、ReceiverN-1、ReceiverN的延时值和各通道Receiver1、Receiver2、…、ReceiverN-1、ReceiverN相对于通道Receiver0的延时差值ΔT1、ΔT2、…、ΔTN-1、ΔTN；

延时矫正单元，设置于ATE设备的FPGA芯片内，主要为Delay补偿电路，用于对TMU延时参数测量模块计算出的延时进行矫正补偿。

8.根据权利要求8所述的一种ATE设备各通道芯片相对延时测量校准装置，其特征在于，所述Delay补偿电路包括Delay补偿电路1、Delay补偿电路1、…、Delay补偿电路N-1以及Delay补偿电路N，其分别与Receiver0、Receiver1、…、ReceiverN-1以及ReceiverN对应进行补偿。

9.一种电子设备，包括存储器和处理器，所述存储器上存储有计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1～6中任一项所述的方法。

10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述程序被处理器执行时实现如权利要求1～6中任一项所述的方法。