[发明专利]一种n路单片集总式功分器的拓扑结构及其设计方法

说明书

本发明公开了一种n路单片集总式功分器的拓扑结构及其设计方法，该拓扑结构包括电感L₁和n个支路，n个支路包括电容C₁至电容C_n、电阻R₁至电阻R_n，其中，电感L₁的一端连接输入端口，电容C₁至电容C_n的一端也均连接输入端口，电感L₁的另一端接地，电容C₁至电容C_n的另一端对应连接输出端口1至输出端口n，电阻R₁至电阻R_n‑1分别并接于相邻两个输出端口之间，电阻R_n的两端分别连接于输出端口1和输出端口n。本发明相比于其他功分器只使用了1个电感，总共使用元件为2n+1(n≥3)，能够以最少的元件实现n路功率分配，其中最简单的的2路和3路功分器仅仅分别由4和7个元件构成，因此能做到损耗最小和电路版图最小，实现高度集成。

技术领域

本发明属于功分器技术领域，具体涉及一种n路单片集总式功分器的拓扑结构及其设计方法。

背景技术

功分器是射频微波领域一种常见的电路单元，其作用是将输入信号功率分解为N路功率相等或不相等的信号，反之则为功率合成器，功分器被广泛应用于无线通信、卫星通讯和相控阵天线中。

常见的功分器有威尔金森功分器、定向耦合器、兰格耦合器和T型结等，这些功分器的实现方式往往是微带电路或波导单元。虽然以微带电路方式实现的威尔金森功分器具有体积小和易于加工的优点，但还是不适用于芯片上集成。随着人们对设备小型化的需求越来越大，实现低损耗的片上集成功分器意义重大，具有各种各样拓扑结构的集总式功分器也被人们所提出。芯片所使用的半导体工艺无源元件包括片上电阻R、片上电感L、片上电容C和传输线TL，通过这些元件的组合可以实现片上集总功分器，然而半导体工艺中的片上电感面积大，品质因数Q很低(约8到15左右)，是无源电路版图面积和损耗的主要来源，相比之下，电容的版图面积和损耗就小得多。传统的片上集成威尔金森功分器是将90度微带线用π型网络等效，以实现小型化的目的。如图1所示，这种功分器可以实现芯片上集成，但由于其使用了2个电感，损耗和版图面积也因此大幅增加。还有的电路结构是将图1简化，得到电路结构更加紧凑的片上集成式功分器，使用了更少的元件，如图2所示，但由于其电路中仍然使用了2个或以上的电感，电路的尺寸和损耗并不理想。

经典的集总式威尔金森功分器及其改进电路不可避免的使用了两个或以上的电感，因此也意味着更大的版图面积和更多的损耗，而人们对芯片电路高集成度和低损耗的追求永无止境，越少的使用片上电感可以更进一步逼近高集成度和低损耗的目标。

发明内容

为了解决现有技术中存在的上述问题，本发明提出一种N路功分器拓扑结构设计，用于提高芯片上功分器的集成度，缩小版图面积，减小电路损耗。

本发明提供了一种n路单片集总式功分器的拓扑结构及其设计方法。本发明要解决的技术问题通过以下技术方案实现：

一种n路单片集总式功分器的拓扑结构，包括电感L₁和n个支路，所述n个支路包括电容C₁至电容C_n、电阻R₁至电阻R_n，其中，

所述电感L₁的一端连接输入端口，所述电容C₁至所述电容C_n的一端也均连接所述输入端口，所述电感L₁的另一端接地，所述电容C₁至所述电容C_n的另一端对应连接输出端口1至输出端口n，所述电阻R₁至所述电阻R_n-1分别并接于相邻两个输出端口之间，所述电阻R_n的两端分别连接于所述输出端口1和所述输出端口n。