[发明专利]一种不同厚度芯片嵌入载片结构及其制备方法

说明书

本发明公开了一种不同厚度芯片嵌入载片结构，包括：载片；第一导电通孔，所述第一导电通孔贯穿所述载片的上下表面；第一芯片埋入腔，所述第一芯片埋入腔从所述载片上表面向内延伸形成；第二芯片埋入腔，所述第二芯片埋入腔从所述载片上表面向内延伸形成；第二导电通孔，所述第二导电通孔贯穿所述载片后从所述第一芯片埋入腔和/或所述第二芯片埋入腔的底部漏出；第一芯片，所述第一芯片正装贴片设置在所述第一芯片埋入腔中；以及第二芯片，所述第二芯片正装贴片设置在所述第二芯片埋入腔中，所述第二芯片的厚度大于所述第一芯片的厚度。

技术领域

本发明涉及半导体封装技术领域，尤其涉及不同厚度芯片嵌入载片结构及其制备方法。

背景技术

对于光子计算GPU加速卡等应用，需要实现光子计算芯片内部光学互连互通、光源集成，如何利用微电子工艺实现光子计算芯片的外部光源快速、批量引入成为制约光子计算加速卡集成化、小型化的瓶颈。

对于在芯片间的硅光互连而言，目前已经有很多研究聚焦单模光学的低损耗耦合，但是在工艺上实现难度很高，如何权衡对准容差和耦合效率二者之间的关系，成为最终硅光是否可以实现量产的关键因素之一。

随着目前半导体芯片工艺节点越来越小，依靠单芯片系统集成(SOC)的难度越来越大，为应对摩尔定律放缓，多芯片堆叠和异质芯片封装已经成为目前主流的系统集成技术。而不同功能的芯片的加工制造通常具有更适合其性能和成本相平衡的工艺节点，比如硅光互连中所需要的驱动器和放大器芯片厚度通常为150um～200um，而硅光MPW芯片通常的芯片厚度为300um左右，在这种情况下，进行异质芯片封装，由于芯片的高度不一致，需要使金属互连线在长度和/或高度两个维度上有所增加，从而带来了过多的电学信号传输损耗；此外，对于大功率芯片，通常的二维板级封装也不利于其散热；再次，比如射频芯片一般都需要背面接地，需要在芯片背面对应位置设置背金面或金属电极。

对于上述多芯片(尤其是光电芯片)异质封装集成面临问题，目前业内尚没有成熟的异质封装方案，普遍存在集成度不够高、系统性能受限等诸多难题。

针对多芯片异质封装集成面临上述集成化、小型化、光学对准容差、耦合效率以及电学信号的损耗等问题，本发明提出一种不同厚度芯片嵌入载片结构及其制备方法，可以至少部分的克服上述现有技术面临的问题，提升光电异质芯片系统集成封装的性能，拓展其应用场景。

发明内容

针对多芯片异质封装集成面临上述集成化、小型化、光学对准容差、耦合效率以及电学信号的损耗等问题，根据本发明的一个实施例，提供一种不同厚度芯片嵌入载片结构，包括：载片；第一导电通孔，所述第一导电通孔贯穿所述载片的上下表面；第一芯片埋入腔，所述第一芯片埋入腔从所述载片上表面向内延伸形成；第二芯片埋入腔，所述第二芯片埋入腔从所述载片上表面向内延伸形成；第二导电通孔，所述第二导电通孔贯穿所述载片后从所述第一芯片埋入腔和/或所述第二芯片埋入腔的底部漏出；第一芯片，所述第一芯片正装贴片设置在所述第一芯片埋入腔中；以及第二芯片，所述第二芯片正装贴片设置在所述第二芯片埋入腔中，所述第二芯片的厚度大于所述第一芯片的厚度。

在本发明的一个实施例中，不同厚度芯片嵌入载片结构还包括设置在所述载片上表面和所述第一芯片埋入腔和/或所述第二芯片埋入腔内侧和底部的表面钝化层。

在本发明的一个实施例中，不同厚度芯片嵌入载片结构还包括设置在第一芯片埋入腔和/或所述第二芯片埋入腔底部的散热结构，所述散热结构与所述第二导电通孔电连接。

在本发明的一个实施例中，所述散热结构为铜柱或图形化金属层。

在本发明的一个实施例中，所述第一芯片和/或所述第二芯片通过底填焊接材料正装贴片设置在所述第一芯片埋入腔和/或所述第二芯片埋入腔中。

在本发明的一个实施例中，所述底填焊接材料为焊锡或导电银胶/银浆。