[发明专利]一种模拟版图的数模引脚映射到数字版图的方法在审
| 申请号: | 202011531882.6 | 申请日: | 2020-12-23 |
| 公开(公告)号: | CN112507649A | 公开(公告)日: | 2021-03-16 |
| 发明(设计)人: | 蔡晓銮;黄明强 | 申请(专利权)人: | 珠海市一微半导体有限公司 |
| 主分类号: | G06F30/392 | 分类号: | G06F30/392 |
| 代理公司: | 暂无信息 | 代理人: | 暂无信息 |
| 地址: | 519000 广东省珠海市横琴*** | 国省代码: | 广东;44 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 模拟 版图 数模 引脚 映射 数字 方法 | ||
本发明公开了一种模拟版图的数模引脚映射到数字版图的方法,该方法包括:步骤1:控制模拟版图设计工具读取模拟版图的数模引脚信息;步骤2:根据模拟版图设计工具和数字版图设计工具对应的程序接口语言异同情况,控制步骤1读取的数模引脚信息进行格式转换;步骤3:根据步骤2中的格式转换结果,控制数模引脚信息生成数模引脚布局脚本;步骤4:根据步骤3生成的数模引脚布局脚本,控制数字版图设计工具加载数模引脚布局脚本,完成数模引脚映射到数字版图。本发明实现了模拟版图包数字版图的设计中数模引脚信息的自动映射,减少版图设计者在版图布局阶段消耗的时间与精力,大幅度缩短数模版图进行信息交互的处理周期。
技术领域
本发明涉及版图信息交互领域,具体涉及一种模拟版图的数模引脚映射到数字版图的方法。
背景技术
集成电路,又称为IC(Intergrated Circuit),按其功能、结构不同,可以区分为模拟集成电路、数字集成电路和数模混合集成电路三大类。其中,数模混合集成电路设计又可以分为数字包模拟设计和模拟包数字设计两种方式,模拟包数字设计是指以模拟版图为整芯片级设计,数字版图以模块化的形式集成到全芯片级版图的设计方式。在数模混合集成电路的版图设计中,由于数字版图和模拟版图采用的设计工具的不同,故在完成数模混合时,需要提供数字版图与模拟版图的信息交互,以完成数字和模拟两者的集成。
在专利《一种模拟版图的走线映射到数字版图的方法》(CN110263442A)中公开了一种数字版图包模拟版图的设计方式中,将模拟版图中的走线信息映射到数字版图中。在数字版图包模拟版图的设计方式中,模拟版图设计者为数字版图设计者提供走线信息,在特定区域建立相应的走线阻挡层,以此避免数字版图集成时可能出现的线路短路现象。
然而,在模拟版图包数字版图的设计方式中,数字版图需要以模拟化的形式来进行设计。在模块级数字版图设计的布局阶段,设计者需要先确认模块中各个引脚信息,而模块接口处的实际引脚信息需要根据模拟顶层版图的实际布局、布线情况获得,引脚信息具体包括引脚所在的布线金属层信息、布线金属层图形所在位置以及布线金属层边框大小的坐标对信息,这类引脚信息需同步到数字版图中,以使得在数模集成时,所有信号引脚能够正确、自然的完成连通,以实现完整的芯片级版图设计。
传统的数模引脚映射到数字版图的方法是由模拟版图设计者对数模接口处的所在的布线金属层信息、布线金属层图形所在位置以及布线金属层边框大小的坐标对信息进行统计,形成文本信息提交给数字版图设计者,再由数字版图设计者根据文本信息在数字后端设计工具的图形界面中,手动配置各个引脚相应的金属层次信息,来完成模块引脚的最终布局。这种传统的方法不仅需要模拟版图设计者精准统计数模引脚信息,且需要数字版图设计者准确无误地将文本信息中所包含的引脚信息转移至数字版图中,这种方法需要耗费版图设计者大量的时间和精力,而且容易出现文本信息的错传或漏传的情况,还可能引起版图设计上的反复迭代,影响芯片的设计周期,降低芯片的设计效率。
发明内容
为解决上述问题,本发明提供了一种模拟版图的数模引脚映射到数字版图的方法,实现数模引脚信息映射到数字版图的自动化,保证映射结果的可靠性,减少版图设计者在版图布局阶段消耗的时间与精力,大幅度缩短数模版图进行信息交互的处理周期。本发明的具体技术方案如下:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于珠海市一微半导体有限公司,未经珠海市一微半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011531882.6/2.html,转载请声明来源钻瓜专利网。





