[发明专利]Serdes接口电路有效
| 申请号： | 202011495892.9 | 申请日： | 2020-12-17 |
| 公开（公告）号： | CN112600551B | 公开（公告）日： | 2022-11-01 |
| 发明（设计）人： | 袁磊;宣学雷;李宁 | 申请（专利权）人： | 深圳市紫光同创电子有限公司 |
| 主分类号： | H03K19/0185 | 分类号： | H03K19/0185;G06F1/10;G06F5/06 |
| 代理公司： | 深圳国新南方知识产权代理有限公司 44374 | 代理人： | 胡志桐 |
| 地址： | 518000 广东省深圳市南山区粤海*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | serdes 接口 电路 | ||
1.一种Serdes接口电路，所述Serdes接口电路用于多通道数据传输，其特征在于，包括若干接收网桥单元，所述接收网桥单元包括依次连接的对齐调整模块、补偿频差删除模块、FIFO、数据调整模块、补偿频差补位模块、状态发生模块；
所述对齐调整模块，用于接收Serdes接口各个通道中解码后的解码数据，将所述解码数据调整到对齐状态，并输出对齐状态数据；
所述补偿频差删除模块，用于对所述对齐状态数据中的特殊字符skip pattern进行删除操作，并将补偿频差删除数据写入FIFO缓存；
所述数据调整模块，用于对FIFO的读出数据进行数据调整，使发生误码的所述FIFO的读出数据调整到对齐状态，并输出调整数据；
所述补偿频差补位模块，用于对所述调整数据进行插入操作，并输出对齐调整数据；
所述状态发生模块，用于控制多通道对齐，并判断是否完成对齐。
2.根据权利要求1所述的Serdes接口电路，其特征在于，所述多通道为4个，所述接收网桥单元为4个。
3.根据权利要求1所述的Serdes接口电路，其特征在于，当FIFO写侧时钟的频率大于FIFO读侧时钟的频率时，所述补偿频差删除模块对所述对齐状态数据中的特殊字符skippattern进行删除操作，并将补偿频差删除数据写入FIFO缓存。
4.根据权利要求1所述的Serdes接口电路，其特征在于，当FIFO读侧时钟的频率大于FIFO写侧时钟的频率时，所述补偿频差补位模块对所述调整数据进行插入操作。
5.根据权利要求1所述的Serdes接口电路，其特征在于，所述数据调整模块包括，数据选择模块、删除信息处理模块、删除索引比较模块和输出处理模块；
数据选择模块，用于接收FIFO的读出数据并将待比较数据输出至删除信息处理模块和输出处理模块；
删除信息处理模块，用于输出待比较删除索引到删除索引比较模块进行删除操作比对；
删除索引比较模块，用于输出选择控制信号和输出控制信号；
输出处理模块，用于输出调整数据。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市紫光同创电子有限公司，未经深圳市紫光同创电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202011495892.9/1.html，转载请声明来源钻瓜专利网。
- 上一篇：手动自动式翻转机构
- 下一篇：智能化建筑通风节能调控方法、系统、及其存储介质
