[发明专利]半导体元件及其制作方法

说明书

本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法为，首先提供一基底包含第一区域以及第二区域，然后形成第一鳍状结构于该第一区域上，去除部分第一鳍状结构以形成一第一凹槽，形成一介电层于第一凹槽内以形成一双扩散隔离结构，再形成一第一栅极结构以及一第二栅极结构于双扩散隔离结构上，其中第一栅极结构底表面低于第一鳍状结构顶表面。

技术领域

本发明涉及一种制作半导体元件的方法，尤其是涉及一种整合双扩散隔离(double diffusion break,DDB)结构以及单扩散隔离(single diffusion break,SDB)结构的方法。

背景技术

近年来，随着场效晶体管(field effect transistors,FETs)元件尺寸持续地缩小，现有平面式(planar)场效晶体管元件的发展已面临制作工艺上的极限。为了克服制作工艺限制，以非平面(non-planar)的场效晶体管元件，例如鳍状场效晶体管(fin fieldeffect transistor,Fin FET)元件来取代平面晶体管元件已成为目前的主流发展趋势。由于鳍状场效晶体管元件的立体结构可增加栅极与鳍状结构的接触面积，因此，可进一步增加栅极对于载流子通道区域的控制，从而降低小尺寸元件面临的漏极引发能带降低(draininduced barrier lowering,DIBL)效应，并可以抑制短通道效应(short channel effect,SCE)。再者，由于鳍状场效晶体管元件在同样的栅极长度下会具有更宽的通道宽度，因而可获得加倍的漏极驱动电流。甚而，晶体管元件的临界电压(threshold voltage)也可通过调整栅极的功函数而加以调控。

在现行的鳍状场效晶体管元件制作工艺中，鳍状结构周围形成浅沟隔离后通常会以蚀刻方式去除部分鳍状结构与浅沟隔离形成凹槽，然后填入绝缘物以形成单扩散隔离结构并将鳍状结构分隔为两部分。然而现今单扩散隔离结构与金属栅极的制作工艺在搭配上仍存在许多问题，因此如何改良现有鳍状场效晶体管制作工艺与架构即为现今一重要课题。

发明内容

本发明揭露一种制作半导体元件的方法。首先提供一基底包含第一区域以及第二区域，然后形成第一鳍状结构于该第一区域上，去除部分第一鳍状结构以形成一第一凹槽，形成一介电层于第一凹槽内以形成一双扩散隔离结构，再形成一第一栅极结构以及一第二栅极结构于双扩散隔离结构上，其中第一栅极结构底表面低于第一鳍状结构顶表面。

本发明另一实施例揭露一种半导体元件，其主要包含第一区域以及第二区域定义于基底上，第一鳍状结构设于第一区域上，一双扩散隔离结构设于第一鳍状结构内并将该第一鳍状结构分隔为第一部分以及第二部分，以及第一栅极结构与第二栅极结构设于双扩散隔离结构上，其中第一栅极结构底表面低于第一鳍状结构顶表面。

附图说明

图1为本发明一实施例的一半导体元件的上视图；

图2至图7为本发明一实施例制作半导体元件的方法示意图。

主要元件符号说明

12:基底

14:NMOS区域

16:PMOS区域

18:鳍状结构

20:浅沟隔离

22:衬垫层

24:凹槽

26:部分

28:部分

30:衬垫层

32:介电层

34:双扩散隔离结构

36:单扩散隔离结构

38:栅极结构