[发明专利]支持跨芯片信号同步触发检测方法及装置

权利要求书

1.支持跨芯片信号同步触发检测方法，包括：多个user-FPGA芯片、主控FPGA芯片和时钟芯片，其特征在于：包括如下步骤：

时钟芯片为多个user-FPGA芯片提供同源同相位的工作时钟；

处理器模块发送同步指令至同步控制模块和数据对齐模块，以及发送触发条件至信号触发检测模块；

数据对齐模块接收同步指令后，对数据对齐模块中的缓存数据进行清除；

同步控制模块接收同步指令后，向多个数据采集模块分别发送同步控制信号；

数据采集模块接收同步控制信号后进入复位状态，对数据采集模块中的缓存数据进行清除；当复位解除后，对user-FPGA芯片上运行的用户信号进行采样，并将采样数据发送至数据对齐模块；

数据对齐模块接收多个数据采集模块发送的采样数据并缓存存储，当缓存有全部数据采集模块发送的采样数据后，将采样数据同时发送至信号触发检测模块；

信号触发检测模块接收到采样数据，对采样数据进行触发检测，并输出触发检测结果。

2.根据权利要求1所述的支持跨芯片信号同步触发检测方法，其特征在于：所述信号触发检测模块接收采样数据和触发条件后，对采样数据进行检测，并输出触发检测结果，具体包括：

分别提取每个采样数据中的多个字段，形成信号组；

将信号组中的字段与用户设定的单一触发条件进行比较，输出比较结果；

将比较结果与用户设定的多级触发条件进行比较，以输出查找表结果；

根据查找表结果，触发检测功能或触发状态跳转功能，以输出触发检测结果。

3.根据权利要求1所述的支持跨芯片信号同步触发检测方法，其特征在于：所述的时钟芯片和每个user-FPGA芯片之间均通过对应的时钟信号线连接；

每个所述时钟信号线的长度相同，以使时钟信号到达每个user-FPGA芯片的延时相同。

4.根据权利要求1所述的支持跨芯片信号同步触发检测方法，其特征在于：所述同步控制模块和每个数据采集模块之间均通过对应的同步控制信号线连接；每个所述同步控制信号线的长度相同，以使同步控制信号到达每个数据采集模块的延时相同。

5.根据权利要求1所述的支持跨芯片信号同步触发检测方法，其特征在于：所述数据对齐模块和每个数据采集模块之间均通过对应的数据传输线连接。

6.支持跨芯片信号同步触发检测装置，其特征在于：包括：多个user-FPGA芯片（1）、主控FPGA芯片（2）和时钟芯片（3）；

每个所述的user-FPGA芯片（1）均包括：

数据采集模块（101），用于接收同步控制信号后进入复位状态，对数据采集模块（101）的缓存数据进行清除，以及复位解除后，对user-FPGA芯片（1）上运行的用户信号进行采样，并将采样数据发送至数据对齐模块；

所述的主控FPGA芯片（2）包括：

同步控制模块（202），用于接收同步指令后，向多个数据采集模块（101）分别发送同步控制信号；

数据对齐模块（203），用于接收同步指令后，对数据对齐模块（203）中的缓存数据进行清除，以及接收多个数据采集模块（101）发送的采样数据并缓存存储，当缓存有全部数据采集模块（101）发送的采样数据后，将全部采样数据同时发送至信号触发检测模块（204）；

信号触发检测模块（204），用于接收采样数据，以及接收处理器模块（201）发送的触发条件，对采样数据进行检测，并输出触发检测结果；

处理器模块（201），用于发送同步指令至同步控制模块（202）和数据对齐模块（203），以及发送触发条件至信号触发检测模块（204）；

所述的时钟芯片（3），用于为多个user-FPGA芯片（1）提供同源同相位的工作时钟。