[发明专利]动态随机存取存储器电容器及其制备方法

说明书

本发明提供一种动态随机存取存储器电容器及其制备方法。其中，DRAM电容器包括介电层，所述介电层包括：高介电材料层；和低介电损耗材料层，设置在所述高介电材料层两侧表面。本发明的DRAM电容器的介电层包括高介电材料层和设置在高介电材料层两侧表面的低介电损耗材料层，高介电材料层可以提高介电层的介电常数，使其具有更好的介电性能；两侧表面设置的低介电损耗材料层可以有效解决高介电材料层的介电损耗，从而实现介电层的高介电常数和低介电损耗的目的。本发明的DRAM电容器制程简单，便于工业化生产。

技术领域

本发明属于半导体元件领域，具体涉及一种动态随机存取存储器电容器及其制备方法。

背景技术

随着电子工业向多功能化发展，电子器件的集成化、小型化和高性能化已经成为一种趋势。对于DRAM电容器来说，其中的介电材料层也越来越薄，不仅工艺制程越来越难达到，还会导致介电损耗也越来越高。

提供一种具有高介电常数和低介电损耗的DRAM电容器介电层成为亟待解决的问题。

发明内容

为了解决上述问题，本发明提供一种DRAM电容器及其制备方法。

本发明一方面提供一种动态随机存取存储器电容器，包括介电层，所述介电层包括：高介电材料层；和低介电损耗材料层，设置在所述高介电材料层两侧表面。

根据本发明的一实施方式，所述介电层包括一层以上的所述高介电材料层。

根据本发明的另一实施方式，所述高介电材料层与所述低介电损耗材料层的厚度比为200-100：1，所述低介电损耗材料层的厚度为0.34nm-10nm。

根据本发明的另一实施方式，所述高介电材料层包括掺杂的介电陶瓷材料，所述掺杂的介电陶瓷材料为Ag、In、Sb、Bi、Ta、La、Nd、Ce中一种或多种金属掺杂的HfO₂、TiO₂、ZrO₂、CeO₂中一种或多种介电陶瓷材料。

根据本发明的另一实施方式，以所述掺杂的介电陶瓷材料的总重量计，所述Ag、In、Sb、Bi、Ta、La、Nd、Ce中一种或多种金属掺杂的掺杂重量含量为1.5％-3.5％。

根据本发明的另一实施方式，所述低介电损耗材料层包括聚酰亚胺、聚偏氟乙烯、环氧树脂、聚苯乙烯、氧化石墨烯中的一种或多种。

本发明另一方面提供一种动态随机存取存储器电容器的制备方法，包括：S1，形成低介电损耗材料层；S2，在所述低介电损耗材料层上形成高介电材料层；S3，在所述高介电材料层上形成低介电损耗材料层。

根据本发明的一实施方式，依次重复所述S2、S3步骤至少一次。

根据本发明的另一实施方式，所述高介电材料层包括掺杂的介电陶瓷材料，通过原子层沉积所述掺杂的介电陶瓷材料形成所述高介电材料层。

根据本发明的另一实施方式，所述掺杂的介电陶瓷材料为Ag、In、Sb、Bi、Ta、La、Nd、Ce中一种或多种金属掺杂的HfO₂、TiO₂、ZrO₂、CeO₂中一种或多种介电陶瓷材料。

本发明的DRAM电容器的介电层包括高介电材料层和设置在高介电材料层两侧表面的低介电损耗材料层，高介电材料层可以提高介电层的介电常数，使其具有更好的介电性能；两侧表面设置的低介电损耗材料层可以有效解决高介电材料层的介电损耗，从而实现介电层的高介电常数和低介电损耗的目的。本发明的DRAM电容器制程简单，便于工业化生产。

附图说明

通过参照附图详细描述其示例实施方式，本发明的上述和其它特征及优点将变得更加明显。

图1A是本发明一实施方式的DRAM电容器的局部剖面示意图。