[发明专利]隔离电容及其制备方法

说明书

本发明揭示了一种隔离电容及其制备方法，所述隔离电容包括衬底、位于电介质层上的P型接触层、位于P型接触层上的第一电极板和第二电极板、位于P型接触层和第一电极板之间的第一介质层、及位于第一电极板和第二电极板之间的第二介质层，所述P型接触层中形成有浅槽隔离区，衬底中形成有隔离介质层，所述浅槽隔离区至少覆盖第一电极板和第二电极板的下方区域，所述隔离介质层位于浅槽隔离区下方且至少覆盖第一电极板和第二电极板的下方区域。本发明的隔离电容通过去除电极板下方区域的衬底，并用隔离介质进行填充，从根本上消除了电极板至衬底的寄生电容。

技术领域

本发明属于半导体隔离芯片技术领域，具体涉及一种隔离电容及其制备方法。

背景技术

数字隔离器有着非常广泛的应用需求，因为在恶劣的电机应用环境中，应用不仅要求能够抵御高压瞬变，防止数据被干扰失真，还需要消除高压对隔离器使用寿命的影响。市面上现有三种隔离方式：光耦合隔离、磁耦合隔离、和高压电容隔离，其中高压电容隔离以低成本、低功耗、耐高温、使用寿命长、不受外部磁场影响、易于集成到传统CMOS工艺中等诸多优点而收到广发关注，越来越多的厂商和科研机构投入到高压隔离电容的研发当中。

由于高压隔离电容需要耐受几千到上万伏的高压，所以需要较厚的隔离介质层，因此单位面积电容就较小。参图1并结合图2所示，电容下极板(Bottom Plate)与电容上极板(Top Plate)之间为隔离电容C_T，电容下极板(Bottom Plate)到衬底(Psub)之间为寄生电容C_P，寄生电容C_P是隔离电容C_T的几倍，所传输的高频信号很容易被寄生电容C_P旁路掉，这给电路设计带来了较大的挑战。

如何有效减少寄生电容，目前主要方法如下：

1.将下极板置于更上层金属，从而减小下极板到衬底的寄生电容，但是这会增加至少两层光照掩膜(mask)工艺，大大增加了工艺成本；

2.在下极板下面的有源区做成浅槽隔离(STI)，但是所填充的二氧化硅厚度较薄，一般只有0.3～0.4μm，相比较电容本身介质层的厚度10～20μm，其电容值仍然较大。

因此，针对上述技术问题，有必要提供一种隔离电容及其制备方法。

发明内容

本发明的目的在于提供一种隔离电容及其制备方法，以降低隔离电容产生的寄生电容。

为了实现上述目的，本发明一实施例提供的技术方案如下：

一种隔离电容，所述隔离电容包括衬底、位于电介质层上的P型接触层、位于P型接触层上的第一电极板和第二电极板、位于P型接触层和第一电极板之间的第一介质层、及位于第一电极板和第二电极板之间的第二介质层，所述P型接触层中形成有浅槽隔离区，衬底中形成有隔离介质层，所述浅槽隔离区至少覆盖第一电极板和第二电极板的下方区域，所述隔离介质层位于浅槽隔离区下方且至少覆盖第一电极板和第二电极板的下方区域。

一实施例中，所述浅槽隔离区覆盖于全部隔离介质层及部分衬底上方。

一实施例中，所述浅槽隔离区包括贯穿P型接触层的浅槽及填充于浅槽内的隔离介质。

一实施例中，所述隔离介质层位于第一电极板和第二电极板的正下方区域。

一实施例中，所述隔离介质层的厚度与衬底厚度相等；和/或，所述隔离介质层的材料为二氧化硅；和/或，所述衬底的材料为硅。

一实施例中，所述P型接触层包括位于衬底上方的若干P型接触区，第一介质层和/或第二介质层中形成有若干与P型接触区电性连接的金属导电结构，所述金属导电结构包括若干金属导电柱和/或若干金属导电层。

本发明另一实施例提供的技术方案如下：