[发明专利]栅极驱动单元、栅极扫描驱动电路和液晶显示装置

说明书

本发明实施例提供一种栅极驱动单元、栅极扫描驱动电路和液晶显示装置，该栅极驱动单元包括上拉输入模块、上拉模块、下拉模块、第一维持控制模块、第一维持模块、第二维持控制模块和第二维持模块；第一维持控制模块，用于接收第一低频时钟信号，第二维持控制模块，用于接收第二低频时钟信号，其中，所述第一低频时钟信号和所述第二低频时钟信号为相反时钟信号。本发明实施例通过设置第一维持控制模块和第二维持控制模块分别接收相反时钟信号，能够使得第一维持控制模块对应的第一维持模块和第二维持控制模块对应的第二维持模块交替工作，实现信号的全周期降噪，从而提高GOA电路的稳定性。

技术领域

本发明实施例涉及液晶显示技术领域，尤其涉及一种栅极驱动单元、栅极扫描驱动电路和液晶显示装置。

背景技术

随着液晶显示技术的发展，消费者对于窄边框屏幕的需求越来越大，为了窄化边框，可以采用GOA(Gate On Array，阵列基板行驱动)技术将外置的栅极扫描驱动电路制作在阵列基板上，省去栅极驱动芯片以及电路板的空间，且省去了栅极驱动芯片的成本。

现有的GOA技术，通常采用如图1所示的电路结构生成栅极驱动信号。

然而，上述栅极扫描驱动电路采用了M5作为维持控制模块，进行交流降噪，使得存在一半时间无法进行降噪，从而影响GOA电路的稳定性。

发明内容

本发明实施例提供一种栅极驱动单元、栅极扫描驱动电路和液晶显示装置，以实现全周期的降噪，从而提高GOA电路的稳定性。

第一方面，本发明实施例提供一种栅极驱动单元，包括：上拉输入模块、上拉模块、下拉模块、第一维持控制模块、第一维持模块、第二维持控制模块和第二维持模块；其中，所述第一维持控制模块与所述第二维持控制模块具有相同的结构，所述第一维持模块与所述第二维持模块的具有相同的结构；

所述上拉输入模块，与驱动信号输入端和上拉控制节点连接，用于接收上级驱动信号，并在所述上级驱动信号为第一电平时，将上拉控制节点置为第一电平；

所述上拉模块，与所述上拉控制节点、时钟信号输入端和驱动信号输出端连接，用于在所述上拉控制节点为第一电平时，将所述时钟信号输入端与所述驱动信号输出端导通；

所述下拉模块，与所述上拉控制节点、下级驱动信号输入端和第二电平输入端连接，用于接收下级驱动信号，并在所述下级驱动信号为第一电平时，将所述上拉控制节点与所述第二电平输入端导通；

所述第一维持控制模块，与所述第一维持模块的第一维持信号输入端和第一低频时钟信号输入端连接，用于接收第一低频时钟信号，并在所述第一低频时钟信号为第一电平时，将所述第一维持信号输入端置为第一电平；

所述第一维持模块，与所述上拉控制节点、所述驱动信号输出端和所述第二电平输入端连接，用于在所述上拉控制节点被所述下拉模块下拉为第二电平后使能，并在所述第一维持模块的第一维持信号输入端为第一电平时，将所述上拉控制节点和所述驱动信号输出端均与所述第二电平输入端导通；

所述第二维持控制模块，与所述第二维持模块的第二维持信号输入端、第二低频时钟信号输入端连接，用于接收第二低频时钟信号，并在所述第二低频时钟信号为第一电平时，将该第一维持信号输入端置为第一电平；

所述第二维持模块，与所述上拉控制节点、所述驱动信号输出端、所述第二电平输入端连接，用于在所述上拉控制节点被下拉模块下拉为第二电平后使能，并在所述第二维持信号输入端为第一电平时，将所述上拉控制节点和所述驱动信号输出端均与所述第二电平输入端导通；其中，所述第一低频时钟信号和所述第二低频时钟信号为相反时钟信号。

在一种可能的设计中，所述第一维持模块包括：第六晶体管、第七晶体管、第八晶体管和第十三晶体管；