[发明专利]NOR flash单元结构及其制造方法在审
| 申请号： | 202011266794.8 | 申请日： | 2020-11-13 |
| 公开（公告）号： | CN112563277A | 公开（公告）日： | 2021-03-26 |
| 发明（设计）人： | 田志;邵华;陈昊瑜 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L27/11521 | 分类号： | H01L27/11521;H01L29/788 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 焦天雷 |
| 地址： | 201203 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | nor flash 单元 结构 及其 制造 方法 | ||
1.一种NOR flash单元结构，包括形成在半导体衬底上的有源区和隔离区，自下而上顺序形成在闪存存储区有源区上的隧穿氧化硅层、浮栅极、ONO介质层和控制栅，控制栅两侧的源极和漏极，其特征在于，其源极引出区和控制栅引出区的有源区和隔离区上形成有：
逻辑区高压器件氧化硅层，其形成在源极两侧的有源区上；
控制栅，形成在逻辑区高压器件氧化硅层和隔离区上；
隔离侧墙，其形成在各控制栅和逻辑区高压器件氧化硅层的两侧；
层间介质层，其覆盖控制栅、源极和隔离侧墙；
以及，源极和控制栅极引出结构。
2.如权利要求1所述的NOR flash单元结构，其特征在于：所述部半导体衬底为硅衬底。
3.如权利要求1所述的NOR flash单元结构，其特征在于：所述ONO介质层包括氧化硅层、氮化硅层和氧化硅层。
4.如权利要求1所述的NOR flash单元结构，其特征在于：所述逻辑区高压器件氧化硅层的厚度范围是100埃-200埃。
5.如权利要求1所述的NOR flash单元结构，其特征在于：所述源极为N+注入区。
6.一种NOR flash单元结构制造方法，其特征在于，包括以下步骤：
S1，提供半导体衬底；
S2，在半导体衬底上形成有源区和隔离区；
S3，在有源区和隔离区上刻蚀制作隧穿氧化硅层、浮栅极和ONO介质层；
S4，保留闪存存储区的ONO介质层和浮栅，去除源极引出区和控制栅引出区ONO介质层和浮栅；
S5，逻辑器件区沉积氧化硅形成逻辑区高压器件氧化硅层；
S6，形成控制栅；
S7，形成隔离侧墙
S8，刻蚀及离子注入形成源极和漏极；
S9，层间介质层填充；
S10，源极、漏极和控制栅极引出及后段工艺。
7.如权利要求6所述的NOR flash单元结构制造方法，其特征在于：所述部半导体衬底为硅衬底。
8.如权利要求6所述的NOR flash单元结构制造方法，其特征在于：所述ONO介质层包括氧化硅层、氮化硅层和氧化硅层。
9.如权利要求6所述的NOR flash单元结构制造方法，其特征在于：所述逻辑区高压器件氧化硅层的厚度范围是100埃-200埃。
10.如权利要求6所述的NOR flash单元结构制造方法，其特征在于：所述源极为N+注入区。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202011266794.8/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
