[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中方法包括：提供基底；在所述基底上形成底部电极层；在所述底部电极层上形成界面缓冲层，且所述界面缓冲层与所述底部电极层在同一制作设备中进行；在所述界面缓冲层上形成电介质层。所述方法形成方法半导体结构的性能较好。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在现今的超大规模集成电路中，电容器是常用的无源器件。电容器主要包括多晶硅-绝缘体-多晶硅(PIP，Polysilicon-Insulator-Polysilicon)电容器、金属-绝缘体-硅(MIS，Metal–Insulator-Silicon)电容器和金属-绝缘体-金属(MIM，Metal-Insulator-Metal)电容器等。

随着无线通讯技术的快速发展，人们强烈希望将适合于芯上系统(SoC)的高性能解耦和旁路电容植入到集成电路的铜互连末端工艺中，以获得功能强劲的射频系统。这就进一步要求植入的电容应具有高电容密度、理想的电压线性值、精确的电容值控制以及高可靠性等；传统的PIP结构、MIS结构以及MOS结构已经难以满足性能需求。

由于MIM电容器对晶体管造成的干扰小，且可以提供较好的线性度(Linearity)和对称度(Symmetry)，因此采用MIM电容器将是射频和模拟/混合信号集成电路发展趋势。

然而，现有技术形成的MIM电容器的电学性能有待提高。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高形成的半导体结构的电学性能。

为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：基底；位于所述基底上的底部电极层；位于所述底部电极层上的界面缓冲层；位于所述界面缓冲层上的电介质层。

可选的，所述界面缓冲层的材料包括：氧化物；所述氧化物包括：金属氧化物、氧化硅或者氧化锗。

可选的，所述金属氧化物包括：氧化镁、氧化钛、氧化钽或者氧化铝。

可选的，所述界面缓冲层的厚度小于所述电介质层的厚度。

可选的，所述界面缓冲层的厚度范围为5埃至15埃；所述电介质层的厚度范围为55埃至85埃。

可选的，所述电介质层的相对介电常数大于3.9；所述电介质层的材料包括：氧化锆、氧化钽、氧化铝、氧化铪、氧化镧、氧化钛或氧化硅。

可选的，所述底部电极层的材料包括金属或金属氮化物；所述金属包括：钛、钽、铜、钨、钴、铝、镍和铂中的一种或多种的组合；所述金属氮化物包括：氮化钛、氮化钽、氮化铜、氮化钨、氮化铂、氮化铝、氮化镍和氮化钴中的一种或多种的组合。

可选的，还包括：位于所述电介质层上的顶部电极层。

可选的，所述顶部电极层的材料包括金属或金属氮化物；所述金属包括：钛、钽、铜、钨、钴、铝、镍和铂中的一种或多种的组合；所述金属氮化物包括：氮化钛、氮化钽、氮化铜、氮化钨、氮化铂、氮化铝、氮化镍和氮化钴中的一种或多种的组合。

相应的，本发明技术方案还提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成底部电极层；在所述底部电极层上形成界面缓冲层，且所述界面缓冲层与所述底部电极层在同一制作设备中进行；在所述界面缓冲层上形成电介质层。

可选的，所述界面缓冲层的材料包括：氧化物；所述氧化物包括：金属氧化物、氧化硅或者氧化锗。

可选的，所述界面缓冲层的形成工艺包括：物理气相沉积工艺或者化学气相沉积工艺。

可选的，当所述界面缓冲层的材料为金属氧化物时，所述物理气相沉积工艺的过程包括：溅射金属靶材，且延迟通入氧气。