[发明专利]绝缘体上半导体衬底、半导体结构及其形成方法在审
| 申请号: | 202011228572.7 | 申请日: | 2020-11-06 |
| 公开(公告)号: | CN113206108A | 公开(公告)日: | 2021-08-03 |
| 发明(设计)人: | 吴政达;陈秋桦 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
| 主分类号: | H01L27/12 | 分类号: | H01L27/12;H01L21/762;H01L21/84 |
| 代理公司: | 南京正联知识产权代理有限公司 32243 | 代理人: | 顾伯兴 |
| 地址: | 中国台湾新竹科*** | 国省代码: | 台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 绝缘体 上半 导体 衬底 半导体 结构 及其 形成 方法 | ||
1.一种绝缘体上半导体衬底,其特征在于包括:
处理衬底;
经氮掺杂的多晶硅层,位于所述处理衬底之上;
绝缘层,位于所述经氮掺杂的多晶硅层之上;以及
半导体材料层,位于所述绝缘层之上。
2.根据权利要求1所述的绝缘体上半导体衬底,其中所述经氮掺杂的多晶硅层以介于1.0×1016/cm3到1.0×1020/cm3的范围内的平均原子浓度包含氮原子。
3.根据权利要求1所述的绝缘体上半导体衬底,其中所述经氮掺杂的多晶硅层中的氮原子的原子浓度处于从所述氮原子的平均原子浓度的70%到所述氮原子的所述平均原子浓度的130%的范围内。
4.根据权利要求1所述的绝缘体上半导体衬底,其中所述处理衬底包括单晶硅层,所述单晶硅层具有介于从3.0×102Ω-cm到3.0×104Ω-cm的范围内的直流电阻率,且所述处理衬底具有介于从100微米到2mm的范围内的厚度。
5.根据权利要求1所述的绝缘体上半导体衬底,其中:
所述绝缘层包含热氧化硅且具有介于50nm到500nm的范围内的厚度;且
所述半导体材料层包含单晶硅且具有介于从10nm到300nm的范围内的厚度。
6.根据权利要求5所述的绝缘体上半导体衬底,其中所述绝缘层与所述经氮掺杂的多晶硅层之间的界面包括沿着晶界朝所述处理衬底延伸的向下突出的热氧化硅部分。
7.一种半导体结构,其特征在于包括:
绝缘体上半导体衬底,包括从下到上包含处理衬底、经氮掺杂的多晶硅层、绝缘层及半导体材料层的堆叠;以及
至少一个半导体器件,位于所述半导体材料层内或所述半导体材料层上。
8.根据权利要求7所述的半导体结构,其中所述至少一个半导体器件包括射频电路,所述射频电路包括至少一个电容器及至少一个电感器且被配置成在从1GHz到100GHz的频率范围内操作。
9.根据权利要求7所述的半导体结构,还包括双极晶体管,所述双极晶体管包括形成在所述处理衬底内的集电极区、与所述集电极区的顶表面接触且形成在所述经氮掺杂的多晶硅层内的外延基极区以及与所述外延基极区的顶表面接触且在侧向上被所述经氮掺杂的多晶硅层环绕的发射极区。
10.一种半导体结构的形成方法,其特征在于包括:
在处理衬底的顶表面上沉积多晶硅材料层;
将所述多晶硅材料层转换成经氮掺杂的多晶硅层;
在所述经氮掺杂的多晶硅层之上形成绝缘层;
在所述绝缘层的顶表面上贴合半导体材料层;以及
在所述半导体材料层中或所述半导体材料层上形成至少一个半导体器件。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011228572.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:输油管道损坏风险评估方法及装置
- 下一篇:一种自动翻身床
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的





