[发明专利]一种E/D集成的GaN HEMT器件制备方法

说明书

本发明公开了一种E/D集成的GaN HEMT器件制备方法，步骤：通过离子注入进行器件隔离；去除E模器件栅极区域的原位SiN层，打开p型GaN的栅电极窗口，通过退火激活工艺激活E模器件栅角所在的p型GaN区域；去除D模器件栅极区域的原位SiN层，再进行二次刻蚀去除D模器件栅极区域的p型GaN层；在器件表面生长一层SiN栅氧介质层；制作E模器件栅电极和D模器件栅电极；打开E模器件和D模器件源漏电极区域；制作E模器件和D模器件漏源电极。本发明采用选区激活的方法，使E/D模器件工艺完全兼容，避免了器件沟道区域的刻蚀损伤，有利于提高GaN E/D集成电路的可靠性和成品率。

技术领域

本发明属于半导体器件领域，特别涉及了一种GaN HEMT器件制备方法。

背景技术

传统电子设备中功率开关器件主要采用垂直扩散金属氧化物半导体(VDMOS)和绝缘栅双极型晶体管(IGNT)等Si功率器件。受材料特性自身制约，Si功率器件性能已无法获得进一步提升，也无法完全满足绿色能源新技术发展需要。氮化镓GaN(gallium nitride)功率器件因其出色的导通与开关特性，能够实现系统高频化与小型化，有效提升系统功率密度。但是，增强型GaN功率器件由于其栅极可靠性问题，使其在电源管理系统中无法直接替换传统硅基功率MOSFET器件。

近年来，随着GaN微波功率器件向实用化发展，GaN在高速数字和混和信号电路中的应用吸引了越来越广泛的关注，目的是充分发挥其高电子漂移速度和高击穿电压的优势，在保持高速性能的同时获得理想的电压摆幅。特别是近两年，GaN高频器件和E/D集成研究逐渐成为了国际研究热点，并誉为下一代GaN电子器件与集成电路技术。GaN材料特有的极化特性使得常规AlGaN/GaN HEMT为本征n沟道耗尽型晶体管，因此如何实现与GaN耗尽型器件工艺兼容的增强型器件并稳定可控成为发展GaN基集成电路亟待解决的关键问题。

GaN基E-mode器件的性能及可靠性的提高，其在电路中的研究应用也越来越广泛。GaN基E/D-mode电路即GaN基E-mode与D-mode参考CMOS电路组合，采用直接耦合场效应管逻辑(Direct Coupled Field-Effect Transistors Logical:DCFL)实现GaN基E/D-mode数字电路。其中E-mode器件的性能包括大阈值电压，高跨导，低导通电阻，低膝点电压和大输入电压摆幅在整个数字电路中起到至关重要的作用。

目前，基于GaN基异质结构实现增强型器件的途径主要有两类，一类是从材料结构出发，通过新型异质结构的设计实现本征增强型器件，如InGaN、p型(Al)GaN帽层结构，薄势垒结构，MOS结构等；第二类是从工艺技术出发，如挖槽工艺，氟离子注入、氧等离子体处理技术等，基于常规AlGaN/GaN异质结构通过后工艺技术将栅极区域二维电子气耗尽，以实现增强型器件；另外，还可将两类方法相结合，如新材料结构(本征耗尽型)结合栅挖槽技术或氧等离子体处理技术，进一步提高增强型器件性能。新型本征增强型材料结构设计，可以较好的控制增强型器件的阈值电压，提高器件的一致性，目前成为制备单一增强型器件的主流方法，但由于其材料结构本身限制，不适用于E/D集成，新型本征耗尽型材料结构虽可通过工艺技术实现E/D兼容并获得较好的一致性，却仍然面临由新材料引入带来的从材料生长到器件工艺一系列新的技术问题，与传统工艺兼容性较差，需要重新开发。另一方面，基于传统异质结构采用栅挖槽工艺实现增强型器件需将原势垒层厚度(约20-30nm)减薄到5nm以下，AlGaN势垒层深挖槽工艺的可控性和重复性难以保证；而氟离子注入技术也存在工艺一致性和可控性不高以及高温下氟离子可动性导致的器件可靠性问题，难以满足大规模应用需求。传统AlGaN/GaN异质结构中，通常引入2-3nmGaN帽层以提高器件的击穿电压，抑制电流崩塌效应，在制作栅金属时根据需要将该帽层进行选择性刻蚀，GaN帽层的生长与刻蚀工艺均为传统工艺。

发明内容

为了解决上述背景技术提到的技术问题，本发明提出了一种E/D集成的GaN HEMT器件制备方法。

为了实现上述技术目的，本发明的技术方案为：