[发明专利]一种用于模拟FIR滤波器的延迟链电路及其实现方法

权利要求书

1.一种用于模拟FIR滤波器的延迟链电路，其特征在于，包括n个采样保持放大电路，所述n个采样保持放大电路的输入端连接同一输入信号Vin，并分别受开关控制信号ck0～开关控制信号ckn-1控制，在所述n个采样保持放大电路的输出端形成n个预设延迟信号vs0、vs1、…、vsn-1，其中，n为大于等于2的自然数，具体的：

按照vs1、…、vsn-1顺序构成第一组输出子信号，且按照相应排列顺序分别与延迟链电路的n-1个输出端口相连，所述第一组输出子信号与延迟链电路的输出端口之间的导通和断开，受所述开关控制信号ck0控制；

按照vs2、…、vsn-1、vs0顺序构成第二组输出子信号，且按照相应排列顺序分别与延迟链电路的n-1个输出端口相连，所述第二组输出子信号与延迟链电路的输出端口之间的导通和断开，受所述开关控制信号ck1控制；

按照上述构成第一组输出子信号和第二组输出子信号的关系，完成剩余的n-2组输出子信号和相应开关的配组；其中，第n组输出子信号按照vs0、...、vsn-2、vsn-1；且按照相应排列顺序分别与延迟链电路的n-1个输出端口相连，所述第n组输出子信号与延迟链电路的输出端口之间的导通和断开，受所述开关控制信号ckn-1控制；

其中，每个时刻，所述开关控制信号ck0～开关控制信号ckn-1中只有一个控制电平处于高电平，其它n个控制电平处于低电平，高电平按顺序开关控制信号ck0、ck1、...、ckn-1作为一个周期循环移动；

其中，所述延迟链电路的输出端口数量为n-1；开关的控制电平处于高电平时，信号与端口之间导通；控制电平处于低电平时，信号与端口之间断开。

2.根据权利要求1所述的用于模拟FIR滤波器的延迟链电路，其特征在于，所述采样保持放大电路的数量根据所要实现的延迟链电路的输出端口数量设置，其中，在所述延迟链电路的输出端口数量为n-1个时，所述采样保持放大电路的数量设置为n个。

3.根据权利要求1所述的用于模拟FIR滤波器的延迟链电路，其特征在于，所述采样保持放大电路包括采样开关、储能电容和集成放大电路，具体的：

相应采样开关设置在集成放大电路的输入端口和相应采样保持放大电路的信号输入端口之间，用于在所述第一控制信号驱使下，完成所述采样保持放大电路的信号输入端口与集成放大电路输入端的导通和断开；

所述储能电容设置在所述集成放大电路输入端的相对于所述采样开关的另一侧，其连接节点位于所述采样开关和所述集成放大电路输入端之间，用于在所述采样开关闭合时，存储从采样保持放大电路的信号输入端口获取到的电压信号；并在所述采样开关断开时，存储的电压信号被所述集成放大电路输出端放大出去；

其中，所述各采样保持放大电路中的采样开关，分别受所述开关控制信号ck0～开关控制信号ckn-1的控制。

4.根据权利要求1所述的用于模拟FIR滤波器的延迟链电路，其特征在于，在所述n为5，相应n个预设延迟信号具体为vs0、vs1、vs2、vs3和vs4，所述开关控制信号具体为ck0、ck1、ck2、ck3和ck4；其中，所述开关控制信号ck0、ck1、ck2、ck3和ck4，分别用于控制相应采样保持放大电路与输入信号Vin的导通和断开，则所述按照上述构成第一组输出子信号和第二组输出子信号的关系，完成剩余的n-2组输出子信号和相应开关的配组，具体包括：

按照vs3、vs4、vs0、vs1顺序构成第三组输出子信号，且按照相应排列顺序分别与延迟链电路的4个输出端口相连，所述第三组输出子信号与延迟链电路的输出端口之间的导通和断开，受所述开关控制信号ck2控制；

按照vs4、vs0、vs1、vs2顺序构成第四组输出子信号，且按照相应排列顺序分别与延迟链电路的4个输出端口相连，所述第四组输出子信号与延迟链电路的输出端口之间的导通和断开，受所述开关控制信号ck3控制；

按照vs0、vs1、vs2、vs3顺序构成第五组输出子信号，且按照相应排列顺序分别与延迟链电路的4个输出端口相连，所述第五组输出子信号与延迟链电路的输出端口之间的导通和断开，受所述开关控制信号ck4控制。