[发明专利]存储器器件

说明书

本公开涉及存储器器件。公开了一种器件。该器件包括第一跟踪控制线、第一跟踪电路、第一感测电路和预充电电路。第一跟踪控制线被配置为传送第一跟踪控制信号。第一跟踪电路被配置为响应于第一跟踪控制信号而生成与存储器阵列中的第一跟踪单元相关联的第一跟踪信号。第一感测电路被配置为接收第一跟踪信号，并且被配置为响应于第一跟踪信号而生成第一感测跟踪信号。预充电电路被配置为响应于第一感测跟踪信号的上升沿以及读取使能延迟信号的下降沿，而生成用于对与存储器阵列中的存储器单元相关联的数据线进行预充电的预充电信号。本文还公开了一种方法。

技术领域

本公开涉及存储器器件。

背景技术

存储器器件已经在各种应用中使用。通常，存储器器件包括例如静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)。SRAM器件通常用于高速通信、图像处理和片上系统(SOC)应用。在一些方法中，SRAM器件包括感测放大器。感测放大器通常主导着SRAM速度，其还与SRAM器件的生成用于激活SRAM单元的预充电信号的电路相关联。

发明内容

根据本公开的一个实施例，提供了一种半导体器件，包括：第一跟踪控制线，被配置为传送与时钟脉冲信号相关联的第一跟踪控制信号；第一跟踪电路，被配置为响应于所述第一跟踪控制信号而生成与存储器阵列中的多个第一跟踪单元相关联的第一跟踪信号；第一感测电路，被配置为接收所述第一跟踪信号，并且被配置为响应于所述第一跟踪信号而生成第一感测跟踪信号；以及预充电电路，耦合在所述第一感测电路和所述存储器阵列之间，并且被配置为响应于所述第一感测跟踪信号的上升沿以及读取使能延迟信号的下降沿而生成预充电信号，所述预充电信号用于对与所述存储器阵列中的至少一个存储器单元相关联的数据线进行预充电。

根据本公开的另一实施例，提供了一种半导体器件，包括：存储器阵列中的多个第一跟踪单元，耦合到第一跟踪电路的输出；第一感测电路，包括耦合到所述第一跟踪电路的输出的输入，并且被配置为生成第一感测跟踪信号；所述存储器阵列中的多个第二跟踪单元，耦合到第二跟踪电路的输出；第二感测电路，包括耦合到所述第二跟踪电路的输出的输入，并且被配置为生成第二感测跟踪信号；锁存电路，被配置为锁存读取使能信号，并且被配置为生成与所述读取使能信号相关联的读取使能延迟信号；以及控制电路，被配置为响应于所述第二感测跟踪信号和所述读取使能延迟信号而生成用于使能感测放大器电路的感测使能信号。

根据本公开的又一实施例，提供了一种用于形成半导体器件的方法，包括：响应于由第一感测电路生成的第一感测跟踪信号的上升沿并响应于读取使能延迟信号的下降沿，而生成预充电信号，所述第一感测电路被配置为感测与存储器阵列中的多个第一跟踪单元相关联的第一跟踪信号，所述预充电信号用于对与所述存储器阵列中的至少一个存储器单元相关联的数据线进行预充电；以及响应于由第二感测电路生成的第二感测跟踪信号并响应于所述读取使能延迟信号，而生成用于使能感测放大器电路的感测使能信号，所述第二感测电路被配置为感测与所述存储器阵列中的多个第二跟踪单元相关联的第二跟踪信号。

附图说明

在结合附图阅读时，可以从下面的具体实施方式最佳地理解本公开的各方面。注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可被任意增大或减小。

图1是示出根据本公开的一些实施例的存储器器件的示意图。

图2是示出根据本公开的一些实施例的与图1所示的存储器器件相对应的存储器器件的结构的示例图。

图3是示出根据本公开的一些实施例的与图2所示的存储器器件相对应的存储器器件的布图的布置图。

图4是示出根据本公开的一些实施例的与图3所示的存储器器件相对应的存储器器件的结构的示例图。

图5是示出根据本公开的一些实施例的与图4所示的感测使能全局控制单元相对应的感测使能全局控制单元的结构的示例图。